| 講演名 | 2019-11-15 割込み起床機構を用いた低遅延割込み処理機構 和田 涼(慶大), 山﨑 信行(慶大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年，組込みリアルタイムシステムは複雑さを増し，非周期タスクと周期タスクの両方を処理できることが求められる．I/O等の機器により割込みが発生した時，一般的には対応する例外ベクタに処理は遷移し，コンテキストスイッチを行うため大きなオーバーヘッドが発生する．優先度付きSimultaneous Multithreadding(SMT)アーキテクチャであるResponsive MultiThreaded Processor (RMTP)は8個の論理コアを持ち，リアルタイム処理をサポートするための様々なハードウェア機構を備えている．RMTPの持つハードウェア機構の一つに割込み起床機構がある．割込み起床機構は予め割込みを処理するスレッドを設定することで，割込みが発生した時に1クロックで対応するスレッドが起床し実行を開始する機構である．本研究では割込み起床機構を用いて，割込み応答時間を削減するソフトウェア機構を設計・実装し，その有効性を示すためRTLシミュレーションによる評価を行う．評価結果では提案手法は既存の割込み処理と比較して割込み応答時間を最大で88%削減し，高いリアルタイム性を持つことを示した． |
| 抄録(英) | Recently, embedded real-time systems used in spacecraft and automobiles have become increasingly complex and are required to be able to handle both periodic and aperiodic tasks. When an interrupt occurs, the program counter generally shifts to the corresponding exception vector and systems incur large overhead due to context switching. In this paper, we design and implement a software mechanism to reduce the interrupt response time for improving system reliability and demonstrate the effectiveness of our proposed method by RTL simulations. The evaluation results show that our proposed method achieves high real-time performance by reducing the interrupt response time by up to 88% compared to the existing interrupt processing. |
| キーワード(和) | 組込みリアルタイムシステム / SMT / 割込み / 割込み起床 |
| キーワード(英) | Embedded Real-Time System / SMT / Interruption / Interrupt Wake-Up |
| 資料番号 | CPSY2019-50 |
| 発行日 | 2019-11-07 (CPSY) |
| 研究会情報 | |
| 研究会 | VLD / DC / CPSY / RECONF / ICD / IE / IPSJ-SLDM / IPSJ-EMB / IPSJ-ARC |
|---|---|
| 開催期間 | 2019/11/13(から3日開催) |
| 開催地（和） | 愛媛県男女共同参画センター |
| 開催地（英） | Ehime Prefecture Gender Equality Center |
| テーマ（和） | デザインガイア2019 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2019 -New Field of VLSI Design- |
| 委員長氏名（和） | 戸川 望(早大) / 福本 聡(首都大東京) / 入江 英嗣(東大) / 柴田 裕一郎(長崎大) / 永田 真(神戸大) / 木全 英明(NTT) / 田宮 豊(富士通研) / / 井上 弘士(九大) |
| 委員長氏名（英） | Nozomu Togawa(Waseda Univ.) / Satoshi Fukumoto(Tokyo Metropolitan Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Yuichiro Shibata(Nagasaki Univ.) / Makoto Nagata(Kobe Univ.) / Hideaki Kimata(NTT) / Yutaka Tamiya(Fujitsu Lab.) / / Hiroshi Inoue(Kyushu Univ.) |
| 副委員長氏名（和） | 福田 大輔(富士通研) / 高橋 寛(愛媛大) / 鯉渕 道紘(NII) / 中島 耕太(富士通研) / 佐野 健太郎(理研) / 山口 佳樹(筑波大) / 高橋 真史(東芝メモリ) / 児玉 和也(NII) / 高橋 桂太(名大) |
| 副委員長氏名（英） | Daisuke Fukuda(Fujitsu Labs.) / Hiroshi Takahashi(Ehime Univ.) / Michihiro Koibuchi(NII) / Kota Nakajima(Fujitsu Lab.) / Kentaro Sano(RIKEN) / Yoshiki Yamaguchi(Tsukuba Univ.) / Masafumi Takahashi(Toshiba-memory) / Kazuya Kodama(NII) / Keita Takahashi(Nagoya Univ.) |
| 幹事氏名（和） | 小平 行秀(会津大) / 桜井 祐市(日立) / 新井 雅之(日大) / 難波 一輝(千葉大) / 津邑 公暁(名工大) / 高前田 伸也(北大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 夏井 雅典(東北大) / 柘植 政利(ソシオネクスト) / 早瀬 和也(NTT) / 松尾 康孝(NHK) / 土谷 亮(滋賀県大) / 岩崎 裕江(NTT) / 佐々木 通(三菱電機) / / 近藤 正章(東大) / 塩谷 亮太(名大) / 田中 美帆(富士通研) / 長谷川 揚平(東芝メモリ) |
| 幹事氏名（英） | Yukihide Kohira(Univ. of Aizu) / Yuichi Sakurai(Hitachi) / Masayuki Arai(Nihon Univ.) / Kazuteru Namba(Chiba Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Shinya Takameda(Hokkaido Univ.) / Kazuya Tanigawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Masanori Natsui(Tohoku Univ.) / Masatoshi Tsuge(Socionext) / Kazuya Hayase(NTT) / Yasutaka Matsuo(NHK) / Akira Tsuchiya(Univ. Shiga Prefecture) / Hiroe Iwasaki(NTT) / Toru Sasaki(Mitsubishi Electric) / / Masaaki Kondo(Univ. of Tokyo) / Ryota Shioya(Nagoya Univ.) / Miho Tanaka(Fujitsu Labs.) / Yohei Hasegawa(Toshiba Memory) |
| 幹事補佐氏名（和） | 池田 一樹(日立) / / 有間 英志(東大) / 小川 周吾(日立) / 小林 悠記(NEC) / 中原 啓貴(東工大) / 廣瀬 哲也(阪大) / 新居 浩二(フローディア) / 久保木 猛(九大) / 海野 恭平(KDDI総合研究所) / 福嶋 慶繁(名工大) |
| 幹事補佐氏名（英） | Kazuki Ikeda(Hitachi) / / Eiji Arima(Univ. of Tokyo) / Shugo Ogawa(Hitachi) / Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) / Tetsuya Hirose(Osaka Univ.) / Koji Nii(Floadia) / Takeshi Kuboki(Kyushu Univ.) / Kyohei Unno(KDDI Research) / Norishige Fukushima(Nagoya Inst. of Tech.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Technical Committee on Image Engineering / Special Interest Group on System and LSI Design Methodology / Special Interest Group on Embedded Systems / Special Interest Group on System Architecture |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 割込み起床機構を用いた低遅延割込み処理機構 |
| サブタイトル（和） | |
| タイトル（英） | Low Latency Interrupt Handling Scheme By Using Interrupt Wake-Up Mechanism |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 組込みリアルタイムシステム / Embedded Real-Time System |
| キーワード(2)（和/英） | SMT / SMT |
| キーワード(3)（和/英） | 割込み / Interruption |
| キーワード(4)（和/英） | 割込み起床 / Interrupt Wake-Up |
| 第 1 著者 氏名（和/英） | 和田 涼 / Ryo Wada |
| 第 1 著者 所属（和/英） | 慶應義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 第 2 著者 氏名（和/英） | 山﨑 信行 / Nobuyuki Yamasaki |
| 第 2 著者 所属（和/英） | 慶應義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 発表年月日 | 2019-11-15 |
| 資料番号 | CPSY2019-50 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | CPSY-286 |
| ページ範囲 | pp.71-76(CPSY), |
| ページ数 | 6 |
| 発行日 | 2019-11-07 (CPSY) |