| 講演名 | 2019-11-14 独立経路ペアの遅延差を用いたハードウェアトロイ検出テスト生成 力野 英(大分大), 平本 悠翔郎(大分大), 大竹 哲史(大分大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | LSIの信頼性の向上のため，ハードウェアトロイの検出が重要である．本稿ではハードウェアトロイが挿入された信号線において遅延量が増加することを利用した，独立経路ペアの遅延差を用いたハードウェアトロイ検出テスト生成法を提案する．提案手法では，与えられた設計に対して，遷移故障の活性化経路の遅延量を解析する．2つの活性化経路の独立性が保証された遷移故障テストパターンをペアとし，2つの遅延量の差を期待差分として保持する．与えられた設計をもとに製造された，被検査LSIに対して，このテストパターンペアを印加して２つの活性化経路の遅延を測定し，この差分と期待差分を比較することでハードウェアトロイを検出する． |
| 抄録(英) | Hardware Trojan detection is important to ensure security of LSIs. If a hardware Trojan is inserted in a signal line of an LSI, delay of signal propagation paths passing through the signal line increase. In this paper, by using the delay increase, we propose a hardware Trojan detection test generation method using the delay deference of a pre-selected pair of independent paths. The proposed method first analyzes the delay amount of the activation path for each detectable transition fault for a given design. Next, a transition fault test pattern that activates a fault along with a path is paired with another test pattern that activates a different fault along with another path guaranteed to be independent of the path. The delay difference of the activation paths is saved as the expected delay difference of the pair. The generated test pattern pair is applied to the LSIs, which are targets of hardware Trojan detection, manufactured based on the design, and the delay of each activation path is measured. Hardware Trojans are detected by comparing the actual delay difference with the expected delay difference. |
| キーワード(和) | ハードウェアトロイ / 遷移故障 / テスト生成 |
| キーワード(英) | hardware-Trojan / transition faults / test pattern generation |
| 資料番号 | VLD2019-46,DC2019-70 |
| 発行日 | 2019-11-06 (VLD, DC) |
| 研究会情報 | |
| 研究会 | VLD / DC / CPSY / RECONF / ICD / IE / IPSJ-SLDM / IPSJ-EMB / IPSJ-ARC |
|---|---|
| 開催期間 | 2019/11/13(から3日開催) |
| 開催地（和） | 愛媛県男女共同参画センター |
| 開催地（英） | Ehime Prefecture Gender Equality Center |
| テーマ（和） | デザインガイア2019 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2019 -New Field of VLSI Design- |
| 委員長氏名（和） | 戸川 望(早大) / 福本 聡(首都大東京) / 入江 英嗣(東大) / 柴田 裕一郎(長崎大) / 永田 真(神戸大) / 木全 英明(NTT) / 田宮 豊(富士通研) / / 井上 弘士(九大) |
| 委員長氏名（英） | Nozomu Togawa(Waseda Univ.) / Satoshi Fukumoto(Tokyo Metropolitan Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Yuichiro Shibata(Nagasaki Univ.) / Makoto Nagata(Kobe Univ.) / Hideaki Kimata(NTT) / Yutaka Tamiya(Fujitsu Lab.) / / Hiroshi Inoue(Kyushu Univ.) |
| 副委員長氏名（和） | 福田 大輔(富士通研) / 高橋 寛(愛媛大) / 鯉渕 道紘(NII) / 中島 耕太(富士通研) / 佐野 健太郎(理研) / 山口 佳樹(筑波大) / 高橋 真史(東芝メモリ) / 児玉 和也(NII) / 高橋 桂太(名大) |
| 副委員長氏名（英） | Daisuke Fukuda(Fujitsu Labs.) / Hiroshi Takahashi(Ehime Univ.) / Michihiro Koibuchi(NII) / Kota Nakajima(Fujitsu Lab.) / Kentaro Sano(RIKEN) / Yoshiki Yamaguchi(Tsukuba Univ.) / Masafumi Takahashi(Toshiba-memory) / Kazuya Kodama(NII) / Keita Takahashi(Nagoya Univ.) |
| 幹事氏名（和） | 小平 行秀(会津大) / 桜井 祐市(日立) / 新井 雅之(日大) / 難波 一輝(千葉大) / 津邑 公暁(名工大) / 高前田 伸也(北大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 夏井 雅典(東北大) / 柘植 政利(ソシオネクスト) / 早瀬 和也(NTT) / 松尾 康孝(NHK) / 土谷 亮(滋賀県大) / 岩崎 裕江(NTT) / 佐々木 通(三菱電機) / / 近藤 正章(東大) / 塩谷 亮太(名大) / 田中 美帆(富士通研) / 長谷川 揚平(東芝メモリ) |
| 幹事氏名（英） | Yukihide Kohira(Univ. of Aizu) / Yuichi Sakurai(Hitachi) / Masayuki Arai(Nihon Univ.) / Kazuteru Namba(Chiba Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Shinya Takameda(Hokkaido Univ.) / Kazuya Tanigawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Masanori Natsui(Tohoku Univ.) / Masatoshi Tsuge(Socionext) / Kazuya Hayase(NTT) / Yasutaka Matsuo(NHK) / Akira Tsuchiya(Univ. Shiga Prefecture) / Hiroe Iwasaki(NTT) / Toru Sasaki(Mitsubishi Electric) / / Masaaki Kondo(Univ. of Tokyo) / Ryota Shioya(Nagoya Univ.) / Miho Tanaka(Fujitsu Labs.) / Yohei Hasegawa(Toshiba Memory) |
| 幹事補佐氏名（和） | 池田 一樹(日立) / / 有間 英志(東大) / 小川 周吾(日立) / 小林 悠記(NEC) / 中原 啓貴(東工大) / 廣瀬 哲也(阪大) / 新居 浩二(フローディア) / 久保木 猛(九大) / 海野 恭平(KDDI総合研究所) / 福嶋 慶繁(名工大) |
| 幹事補佐氏名（英） | Kazuki Ikeda(Hitachi) / / Eiji Arima(Univ. of Tokyo) / Shugo Ogawa(Hitachi) / Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) / Tetsuya Hirose(Osaka Univ.) / Koji Nii(Floadia) / Takeshi Kuboki(Kyushu Univ.) / Kyohei Unno(KDDI Research) / Norishige Fukushima(Nagoya Inst. of Tech.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Technical Committee on Image Engineering / Special Interest Group on System and LSI Design Methodology / Special Interest Group on Embedded Systems / Special Interest Group on System Architecture |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 独立経路ペアの遅延差を用いたハードウェアトロイ検出テスト生成 |
| サブタイトル（和） | |
| タイトル（英） | Test Generation for Hardware Trojan Detection Using the Delay Difference of a Pair of Independent Paths |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ハードウェアトロイ / hardware-Trojan |
| キーワード(2)（和/英） | 遷移故障 / transition faults |
| キーワード(3)（和/英） | テスト生成 / test pattern generation |
| 第 1 著者 氏名（和/英） | 力野 英 / Suguru Rikino |
| 第 1 著者 所属（和/英） | 大分大学(略称：大分大) Oita Univercity(略称：Oita Univ.) |
| 第 2 著者 氏名（和/英） | 平本 悠翔郎 / Yushiro Hiramoto |
| 第 2 著者 所属（和/英） | 大分大学(略称：大分大) Oita Univercity(略称：Oita Univ.) |
| 第 3 著者 氏名（和/英） | 大竹 哲史 / Satoshi Ohtake |
| 第 3 著者 所属（和/英） | 大分大学(略称：大分大) Oita Univercity(略称：Oita Univ.) |
| 発表年月日 | 2019-11-14 |
| 資料番号 | VLD2019-46,DC2019-70 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | VLD-282,DC-283 |
| ページ範囲 | pp.151-155(VLD), pp.151-155(DC), |
| ページ数 | 5 |
| 発行日 | 2019-11-06 (VLD, DC) |