講演名 2019-11-14
強誘電体トランジスタを用いた並列積和演算可能なニューロモルフィック集積回路
上村 公紀(中大), 能美 奨(中大), 竹内 健(中大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 近年、半導体の性能向上を支えてきたムーアの法則が限界を迎えつつある。そのため、従来のノイマン型コンピューティングからニューロモルフィックコンピューティングへの関心が高まっている。その中でも特に不揮発性メモリを用いたニューロモルフィック集積回路が注目されている。しかし、従来回路は重みの記憶容量が小さく、消費電力が高くなってしまう問題がある。本論文では強誘電体トランジスタ(FeFET)を用いたニューロモルフィック集積回路を提案する。FeFETは不揮発性メモリの一種であり、電流のダイナミックレンジが広いため重みの記憶容量が大きくなる。また、提案回路は低消費電力かつ並列に積和演算が可能である。
抄録(英) In recent years, Moore’s Law which has supported the improvement of semiconductor performance is coming to an end. Therefore, neuromorphic computing has attracted attention instead of conventional von Neumann computing. Among neuromorphic computing, neuromorphic circuits using non-volatile memory have particularly attracted attention. However, conventional neuromorphic circuits are small range of weight and high power consumption. This paper proposes neuromorphic circuits using ferroelectric-FET (FeFET). FeFET is a kind of non-volatile memory and has feature that the dynamic range of cell current is wide. Therefore, the range of weight is also wide. In addition, proposed neuromorphic circuits achieve low power consumption and a number of product-sum operations in parallel.
キーワード(和) FeFET / ニューロモルフィック / ダイナミックレンジ / 並列積和演算
キーワード(英) FeFET / Neuromorphic / Dynamic range of cell current / Parallel product-sum operation
資料番号 ICD2019-31,IE2019-37
発行日 2019-11-07 (ICD, IE)

研究会情報
研究会 VLD / DC / CPSY / RECONF / ICD / IE / IPSJ-SLDM / IPSJ-EMB / IPSJ-ARC
開催期間 2019/11/13(から3日開催)
開催地(和) 愛媛県男女共同参画センター
開催地(英) Ehime Prefecture Gender Equality Center
テーマ(和) デザインガイア2019 -VLSI設計の新しい大地-
テーマ(英) Design Gaia 2019 -New Field of VLSI Design-
委員長氏名(和) 戸川 望(早大) / 福本 聡(首都大東京) / 入江 英嗣(東大) / 柴田 裕一郎(長崎大) / 永田 真(神戸大) / 木全 英明(NTT) / 田宮 豊(富士通研) / / 井上 弘士(九大)
委員長氏名(英) Nozomu Togawa(Waseda Univ.) / Satoshi Fukumoto(Tokyo Metropolitan Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Yuichiro Shibata(Nagasaki Univ.) / Makoto Nagata(Kobe Univ.) / Hideaki Kimata(NTT) / Yutaka Tamiya(Fujitsu Lab.) / / Hiroshi Inoue(Kyushu Univ.)
副委員長氏名(和) 福田 大輔(富士通研) / 高橋 寛(愛媛大) / 鯉渕 道紘(NII) / 中島 耕太(富士通研) / 佐野 健太郎(理研) / 山口 佳樹(筑波大) / 高橋 真史(東芝メモリ) / 児玉 和也(NII) / 高橋 桂太(名大)
副委員長氏名(英) Daisuke Fukuda(Fujitsu Labs.) / Hiroshi Takahashi(Ehime Univ.) / Michihiro Koibuchi(NII) / Kota Nakajima(Fujitsu Lab.) / Kentaro Sano(RIKEN) / Yoshiki Yamaguchi(Tsukuba Univ.) / Masafumi Takahashi(Toshiba-memory) / Kazuya Kodama(NII) / Keita Takahashi(Nagoya Univ.)
幹事氏名(和) 小平 行秀(会津大) / 桜井 祐市(日立) / 新井 雅之(日大) / 難波 一輝(千葉大) / 津邑 公暁(名工大) / 高前田 伸也(北大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 夏井 雅典(東北大) / 柘植 政利(ソシオネクスト) / 早瀬 和也(NTT) / 松尾 康孝(NHK) / 土谷 亮(滋賀県大) / 岩崎 裕江(NTT) / 佐々木 通(三菱電機) / / 近藤 正章(東大) / 塩谷 亮太(名大) / 田中 美帆(富士通研) / 長谷川 揚平(東芝メモリ)
幹事氏名(英) Yukihide Kohira(Univ. of Aizu) / Yuichi Sakurai(Hitachi) / Masayuki Arai(Nihon Univ.) / Kazuteru Namba(Chiba Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Shinya Takameda(Hokkaido Univ.) / Kazuya Tanigawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Masanori Natsui(Tohoku Univ.) / Masatoshi Tsuge(Socionext) / Kazuya Hayase(NTT) / Yasutaka Matsuo(NHK) / Akira Tsuchiya(Univ. Shiga Prefecture) / Hiroe Iwasaki(NTT) / Toru Sasaki(Mitsubishi Electric) / / Masaaki Kondo(Univ. of Tokyo) / Ryota Shioya(Nagoya Univ.) / Miho Tanaka(Fujitsu Labs.) / Yohei Hasegawa(Toshiba Memory)
幹事補佐氏名(和) 池田 一樹(日立) / / 有間 英志(東大) / 小川 周吾(日立) / 小林 悠記(NEC) / 中原 啓貴(東工大) / 廣瀬 哲也(阪大) / 新居 浩二(フローディア) / 久保木 猛(九大) / 海野 恭平(KDDI総合研究所) / 福嶋 慶繁(名工大)
幹事補佐氏名(英) Kazuki Ikeda(Hitachi) / / Eiji Arima(Univ. of Tokyo) / Shugo Ogawa(Hitachi) / Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) / Tetsuya Hirose(Osaka Univ.) / Koji Nii(Floadia) / Takeshi Kuboki(Kyushu Univ.) / Kyohei Unno(KDDI Research) / Norishige Fukushima(Nagoya Inst. of Tech.)

講演論文情報詳細
申込み研究会 Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Technical Committee on Image Engineering / Special Interest Group on System and LSI Design Methodology / Special Interest Group on Embedded Systems / Special Interest Group on System Architecture
本文の言語 JPN
タイトル(和) 強誘電体トランジスタを用いた並列積和演算可能なニューロモルフィック集積回路
サブタイトル(和)
タイトル(英) Ferroelectric FET-based Parallel Product-Sum Operation Neuromorphic Circuits
サブタイトル(和)
キーワード(1)(和/英) FeFET / FeFET
キーワード(2)(和/英) ニューロモルフィック / Neuromorphic
キーワード(3)(和/英) ダイナミックレンジ / Dynamic range of cell current
キーワード(4)(和/英) 並列積和演算 / Parallel product-sum operation
第 1 著者 氏名(和/英) 上村 公紀 / Koki Kamimura
第 1 著者 所属(和/英) 中央大学(略称:中大)
Chuo University(略称:Chuo Univ.)
第 2 著者 氏名(和/英) 能美 奨 / Susumu Nohmi
第 2 著者 所属(和/英) 中央大学(略称:中大)
Chuo University(略称:Chuo Univ.)
第 3 著者 氏名(和/英) 竹内 健 / Ken Takeuchi
第 3 著者 所属(和/英) 中央大学(略称:中大)
Chuo University(略称:Chuo Univ.)
発表年月日 2019-11-14
資料番号 ICD2019-31,IE2019-37
巻番号(vol) vol.119
号番号(no) ICD-284,IE-285
ページ範囲 pp.13-17(ICD), pp.13-17(IE),
ページ数 5
発行日 2019-11-07 (ICD, IE)