| 講演名 | 2019-11-14 コントローラ拡大とパーシャルスキャン設計を用いた遷移故障モデルのためのテスト容易化機能的k時間展開モデル生成法 石山 悠太(日大), 細川 利典(日大), 池ヶ谷 祐輝(日大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | テスト容易化設計手法において，高い故障検出効率を維持したまま，面積オーバヘッドやテスト実行時間の削減をすることが重要である．これを実現させるための従来手法として，パーシャルスキャン設計とコントローラ拡大を用いたレジスタ転送レベル回路における縮退故障モデルのためのテスト容易化設計法が提案された．コントローラ内の状態レジスタをスキャン設計することにより，テスト生成時にシフト動作によってコントローラの無効状態に遷移可能となる．その無効状態の状態遷移に，データパス内のハードウェア要素をテスト容易にするためのモデルであるテスト容易化機能的k時間展開モデルの動作を設計することで高い故障検出効率を達成した．本論文では，従来手法に基づく遷移故障モデルのためのテスト容易化機能的k時間展開モデル生成法を提案し，高い故障検出効率を維持したまま，面積オーバヘッドとテスト実行時間の削減を目指す． |
| 抄録(英) | One of the challenges on VLSI testing is to reduce the area overhead and test application time of design-for-testability and to maintain the high fault efficiency. To solve the challenge, a design-for-testability method for a stuck-at-faults using partial scan design and controller augmentation to execute the operations of easily testable functional k-time expansion models was proposed. In the partial scan design, state registers in controllers are replaced with scan registers. As the results, test generation is freely able to transfer to any invalid states of controllers by shifting operations. High fault efficiency was achieved by designing state transitions of invalid states such that hardware elements in a data-path circuits become testable. In this paper, we propose a method to generate easily testable functional k-time expansion models for transition faults based on the conventional design-for-testability method to reduce the area overhead and test application time and to maintain fault efficiency. |
| キーワード(和) | テスト容易化機能的k時間展開モデル / コントローラ拡大 / パーシャルスキャン設計 / kサイクルキャプチャテスト / 遷移故障 |
| キーワード(英) | Easily testable functional k-time expansion models / Controller augmentation / Partial scan design / k-cycle capture testing / Transition faults |
| 資料番号 | VLD2019-43,DC2019-67 |
| 発行日 | 2019-11-06 (VLD, DC) |
| 研究会情報 | |
| 研究会 | VLD / DC / CPSY / RECONF / ICD / IE / IPSJ-SLDM / IPSJ-EMB / IPSJ-ARC |
|---|---|
| 開催期間 | 2019/11/13(から3日開催) |
| 開催地（和） | 愛媛県男女共同参画センター |
| 開催地（英） | Ehime Prefecture Gender Equality Center |
| テーマ（和） | デザインガイア2019 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2019 -New Field of VLSI Design- |
| 委員長氏名（和） | 戸川 望(早大) / 福本 聡(首都大東京) / 入江 英嗣(東大) / 柴田 裕一郎(長崎大) / 永田 真(神戸大) / 木全 英明(NTT) / 田宮 豊(富士通研) / / 井上 弘士(九大) |
| 委員長氏名（英） | Nozomu Togawa(Waseda Univ.) / Satoshi Fukumoto(Tokyo Metropolitan Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Yuichiro Shibata(Nagasaki Univ.) / Makoto Nagata(Kobe Univ.) / Hideaki Kimata(NTT) / Yutaka Tamiya(Fujitsu Lab.) / / Hiroshi Inoue(Kyushu Univ.) |
| 副委員長氏名（和） | 福田 大輔(富士通研) / 高橋 寛(愛媛大) / 鯉渕 道紘(NII) / 中島 耕太(富士通研) / 佐野 健太郎(理研) / 山口 佳樹(筑波大) / 高橋 真史(東芝メモリ) / 児玉 和也(NII) / 高橋 桂太(名大) |
| 副委員長氏名（英） | Daisuke Fukuda(Fujitsu Labs.) / Hiroshi Takahashi(Ehime Univ.) / Michihiro Koibuchi(NII) / Kota Nakajima(Fujitsu Lab.) / Kentaro Sano(RIKEN) / Yoshiki Yamaguchi(Tsukuba Univ.) / Masafumi Takahashi(Toshiba-memory) / Kazuya Kodama(NII) / Keita Takahashi(Nagoya Univ.) |
| 幹事氏名（和） | 小平 行秀(会津大) / 桜井 祐市(日立) / 新井 雅之(日大) / 難波 一輝(千葉大) / 津邑 公暁(名工大) / 高前田 伸也(北大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 夏井 雅典(東北大) / 柘植 政利(ソシオネクスト) / 早瀬 和也(NTT) / 松尾 康孝(NHK) / 土谷 亮(滋賀県大) / 岩崎 裕江(NTT) / 佐々木 通(三菱電機) / / 近藤 正章(東大) / 塩谷 亮太(名大) / 田中 美帆(富士通研) / 長谷川 揚平(東芝メモリ) |
| 幹事氏名（英） | Yukihide Kohira(Univ. of Aizu) / Yuichi Sakurai(Hitachi) / Masayuki Arai(Nihon Univ.) / Kazuteru Namba(Chiba Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Shinya Takameda(Hokkaido Univ.) / Kazuya Tanigawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Masanori Natsui(Tohoku Univ.) / Masatoshi Tsuge(Socionext) / Kazuya Hayase(NTT) / Yasutaka Matsuo(NHK) / Akira Tsuchiya(Univ. Shiga Prefecture) / Hiroe Iwasaki(NTT) / Toru Sasaki(Mitsubishi Electric) / / Masaaki Kondo(Univ. of Tokyo) / Ryota Shioya(Nagoya Univ.) / Miho Tanaka(Fujitsu Labs.) / Yohei Hasegawa(Toshiba Memory) |
| 幹事補佐氏名（和） | 池田 一樹(日立) / / 有間 英志(東大) / 小川 周吾(日立) / 小林 悠記(NEC) / 中原 啓貴(東工大) / 廣瀬 哲也(阪大) / 新居 浩二(フローディア) / 久保木 猛(九大) / 海野 恭平(KDDI総合研究所) / 福嶋 慶繁(名工大) |
| 幹事補佐氏名（英） | Kazuki Ikeda(Hitachi) / / Eiji Arima(Univ. of Tokyo) / Shugo Ogawa(Hitachi) / Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) / Tetsuya Hirose(Osaka Univ.) / Koji Nii(Floadia) / Takeshi Kuboki(Kyushu Univ.) / Kyohei Unno(KDDI Research) / Norishige Fukushima(Nagoya Inst. of Tech.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Technical Committee on Image Engineering / Special Interest Group on System and LSI Design Methodology / Special Interest Group on Embedded Systems / Special Interest Group on System Architecture |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | コントローラ拡大とパーシャルスキャン設計を用いた遷移故障モデルのためのテスト容易化機能的k時間展開モデル生成法 |
| サブタイトル（和） | |
| タイトル（英） | A Generation Method of Easily Testable Functional k Time Expansion Model for a Transition Fault Model Using Controller Augmentation and Partial Scan Designs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | テスト容易化機能的k時間展開モデル / Easily testable functional k-time expansion models |
| キーワード(2)（和/英） | コントローラ拡大 / Controller augmentation |
| キーワード(3)（和/英） | パーシャルスキャン設計 / Partial scan design |
| キーワード(4)（和/英） | kサイクルキャプチャテスト / k-cycle capture testing |
| キーワード(5)（和/英） | 遷移故障 / Transition faults |
| 第 1 著者 氏名（和/英） | 石山 悠太 / Yuta Ishiyama |
| 第 1 著者 所属（和/英） | 日本大学(略称：日大) Nihon University(略称：Nihon Univ.) |
| 第 2 著者 氏名（和/英） | 細川 利典 / Toshinori Hosokawa |
| 第 2 著者 所属（和/英） | 日本大学(略称：日大) Nihon University(略称：Nihon Univ.) |
| 第 3 著者 氏名（和/英） | 池ヶ谷 祐輝 / Yuki Ikegaya |
| 第 3 著者 所属（和/英） | 日本大学(略称：日大) Nihon University(略称：Nihon Univ.) |
| 発表年月日 | 2019-11-14 |
| 資料番号 | VLD2019-43,DC2019-67 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | VLD-282,DC-283 |
| ページ範囲 | pp.133-138(VLD), pp.133-138(DC), |
| ページ数 | 6 |
| 発行日 | 2019-11-06 (VLD, DC) |