| 講演名 | 2019-07-23 パイプライン型剰余乗算器を用いたペアリング計算FPGAのサイドチャネルセキュリティ評価 山﨑 満文(横浜国大), 坂本 純一(横浜国大), 奥秋 陽太(横浜国大), 松本 勉(横浜国大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 双線形ペアリングはadvanced cryptographyを実現する際に有用であるため，その高速ハードウェア実装のサイドチャネルセキュリティ評価が重要な課題となっている．我々はBN曲線上のOptimal Ateペアリングをパイプライン型剰余乗算器を用いて計算する最高速FPGA実装から抽出した主要部をSAKURA-Xボード上に実装した．我々はこの実装に対してサイドチャネル攻撃実験を行い，オリジナルのペアリング実装のサイドチャネルセキュリティにつき検討した． |
| 抄録(英) | Since bilinear pairing is useful in realizing advanced cryptography, side channel security evaluation of its high-speed hardware implementation is an important issue. We implemented on the SAKURA-X board the main part extracted from the fastest FPGA implementation that calculates the optimal Ate pairing on a BN curve using a pipelined modular multiplier. We performed side-channel attack experiments on this implementation and discussed side-channel security of the original pairing implementation. |
| キーワード(和) | 双線形ペアリング / 高機能暗号 / Optimal Ateペアリング / パイプライン型剰余乗算器 / ペアリング計算FPGA / サイドチャネル攻撃 / サイドチャネルセキュリティ |
| キーワード(英) | Bilinear pairing / advanced cryptography / optimal Ate pairing / pipelined modular multiplier / FPGA pairing implementation / side-channel attack / side-channel security |
| 資料番号 | ISEC2019-29,SITE2019-23,BioX2019-21,HWS2019-24,ICSS2019-27,EMM2019-32 |
| 発行日 | 2019-07-16 (ISEC, SITE, BioX, HWS, ICSS, EMM) |
| 研究会情報 | |
| 研究会 | ISEC / SITE / ICSS / EMM / HWS / BioX / IPSJ-CSEC / IPSJ-SPT |
|---|---|
| 開催期間 | 2019/7/23(から2日開催) |
| 開催地（和） | 高知工科大学 |
| 開催地（英） | Kochi University of Technology |
| テーマ（和） | セキュリティ、一般 |
| テーマ（英） | Security, etc. |
| 委員長氏名（和） | 盛合 志帆(NICT) / 森住 哲也(神奈川大) / 高倉 弘喜(NII) / 川村 正樹(山口大) / 川村 信一(東芝) / 大塚 玲(情報セキュリティ大) |
| 委員長氏名（英） | Shiho Moriai(NICT) / Tetsuya Morizumi(Kanagawa Univ.) / Hiroki Takakura(NII) / Masaki Kawamura(Yamaguchi Univ.) / Shinichi Kawamura(Toshiba) / Akira Otsuka(IISEC) |
| 副委員長氏名（和） | 廣瀬 勝一(福井大) / 伊豆 哲也(富士通研) / 小川 賢(神戸学院大) / 大谷 卓史(吉備国際大) / 吉岡 克成(横浜国大) / 神谷 和憲(NTT) / 岩田 基(阪府大) / 小嶋 徹也(東京高専) / 池田 誠(東大) / 島崎 靖久(ルネサスエレクトロニクス) / 大木 哲史(静岡大) / 青木 隆浩(富士通研) |
| 副委員長氏名（英） | Shoichi Hirose(Univ. of Fukui) / Tetsuya Izu(Fujitsu Labs.) / Masaru Ogawa(Kobe Gakuin Univ.) / Takushi Otani(Kibi International Univ.) / Katsunari Yoshioka(Yokohama National Univ.) / Kazunori Kamiya(NTT) / Motoi Iwata(Osaka Prefecture Univ.) / Tetsuya Kojima(NIT,Tokyo College) / Makoto Ikeda(Univ. of Tokyo) / Yasuhisa Shimazaki(Renesas Electronics) / Tetsushi Ohki(Shizuoka Univ.) / Takahiro Aoki(Fujitsu Labs.) |
| 幹事氏名（和） | 江村 恵太(NICT) / 面 和成(筑波大) / 壁谷 彰慶(東洋英和女学院大) / 加藤 尚徳(KDDI総合研究所) / 笠間 貴弘(NICT) / 山田 明(KDDI labs.) / 秋山 寛子(長野高専) / 金田 北洋(長瀬産業) / 国井 裕樹(セコム) / 小野 貴継(九大) / 市野 将嗣(電通大) / 高田 直幸(セコム) |
| 幹事氏名（英） | Keita Emura(NICT) / Kazunari Omote(Tsukuba Univ.) / Akiyoshi Kabeya(Toyo Eiwa Univ.) / Hisanori Kato(KDDI Research) / Takahiro Kasama(NICT) / Akira Yamada(KDDI labs.) / Hiroko Akiyama(NIT, Nagano College) / キタヒロ カネダ(Nagase) / Hiroki Kunii(SECOM) / Takatsugu Ono(Kyushu Univ.) / Masatsugu Ichino(Univ. of Electro-Comm.) / Naoyuki Takada(SECOM) |
| 幹事補佐氏名（和） | 山本 大(富士通研) / 須賀 祐治(インターネットイニシアティブ) / 吉永 敦征(山口県立大) / 鈴木 大助(北陸大) / 木藤 圭亮(三菱電機) / 山内 利宏(岡山大) / 稲村 勝樹(東京電機大) / 河野 和宏(関西大) / / 渡部 大志(埼玉工大) / 堀江 亮太(芝浦工大) |
| 幹事補佐氏名（英） | Dai Yamamoto(Fujitsu Labs.) / Yuuji Suga(IIJ) / Nobuyuki Yoshinaga(Yamaguchi Pref Univ.) / Daisuke Suzuki(Hokuriku Univ.) / Keisuke Kito(Mitsubishi Electric) / Toshihiro Yamauchi(Okayama Univ.) / Masaki Inamura(Tokyo Denki Univ.) / Kazuhiro Kono(Kansai Univ.) / / Daishi Watabe(Saitama Inst. of Tech.) / Ryota Horie(Shibaura Inst. of Tech.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Information Security / Technical Committee on Social Implications of Technology and Information Ethics / Technical Committee on Information and Communication System Security / Technical Committee on Enriched MultiMedia / Technical Committee on Hardware Security / Technical Committee on Biometrics / Special Interest Group on Computer Security / Special Interest Group on Security Psychology and Trust |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | パイプライン型剰余乗算器を用いたペアリング計算FPGAのサイドチャネルセキュリティ評価 |
| サブタイトル（和） | |
| タイトル（英） | Side Channel Security of an FPGA Pairing Implementation with Pipelined Modular Multiplier |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 双線形ペアリング / Bilinear pairing |
| キーワード(2)（和/英） | 高機能暗号 / advanced cryptography |
| キーワード(3)（和/英） | Optimal Ateペアリング / optimal Ate pairing |
| キーワード(4)（和/英） | パイプライン型剰余乗算器 / pipelined modular multiplier |
| キーワード(5)（和/英） | ペアリング計算FPGA / FPGA pairing implementation |
| キーワード(6)（和/英） | サイドチャネル攻撃 / side-channel attack |
| キーワード(7)（和/英） | サイドチャネルセキュリティ / side-channel security |
| 第 1 著者 氏名（和/英） | 山﨑 満文 / Mitsufumi Yamazaki |
| 第 1 著者 所属（和/英） | 横浜国立大学(略称：横浜国大) Yokohama National University(略称：YNU) |
| 第 2 著者 氏名（和/英） | 坂本 純一 / Junichi Sakamoto |
| 第 2 著者 所属（和/英） | 横浜国立大学(略称：横浜国大) Yokohama National University(略称：YNU) |
| 第 3 著者 氏名（和/英） | 奥秋 陽太 / Yuta Okuaki |
| 第 3 著者 所属（和/英） | 横浜国立大学(略称：横浜国大) Yokohama National University(略称：YNU) |
| 第 4 著者 氏名（和/英） | 松本 勉 / Tsutomu Matsumoto |
| 第 4 著者 所属（和/英） | 横浜国立大学(略称：横浜国大) Yokohama National University(略称：YNU) |
| 発表年月日 | 2019-07-23 |
| 資料番号 | ISEC2019-29,SITE2019-23,BioX2019-21,HWS2019-24,ICSS2019-27,EMM2019-32 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | ISEC-140,SITE-141,BioX-142,HWS-143,ICSS-144,EMM-145 |
| ページ範囲 | pp.151-156(ISEC), pp.151-156(SITE), pp.151-156(BioX), pp.151-156(HWS), pp.151-156(ICSS), pp.151-156(EMM), |
| ページ数 | 6 |
| 発行日 | 2019-07-16 (ISEC, SITE, BioX, HWS, ICSS, EMM) |