| 講演名 | 2019-05-15 ルネサスSOTB65nm用Through Chip Interface IPの実機評価 天野 英晴(慶大), 茅島 秀人(慶大), 四手井 綱章(慶大), 小島 拓也(慶大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | ビルディングブロック型計算システムは、小規模なチップを誘導結合ワイヤレスチップ間接続TCI(Thru-ChipInterface) により接続することで、様々なシステムを構築できる。2013 年度～2017 年度に実施された科学研究費基盤研究S「ビルディングブロック型計算システムの研究」では、TCI のIP を様々なチップに組込むことで、様々にチップを組み合わせることで必要な性能と機能を持つシステムを実現することを目標とした。2013 年度に開発したIP を組み込んだチップにより、2014 年度に、CGRA(Coarse Grained Recon gurable Accelerator)3 枚の積層によるシステムの稼働を確認し、このデータを基に2016 年度、2017 年度にMIPS 互換プロセッサGeyser TT、Neural Network Accelerator SNACC、改良版CGRA のCC-STOB2、Key Value Store 用Accelerator KVS、ツインタワー積層用共有メモリチップSMTT を開発した。これらのチップは全て単体では問題なく動作した。しかし、これらを積層してシステムを構築した所、設計通りにはTCI が動作しない問題が発覚した。そこで、チップに組込まれた場合のIP の特性を測定するためTCITester を開発し、実チップにより、その特性を測定した。結果として、IP は安定して高い信頼性で動作はするが、性能は設計を下回った。これはIP 組み込みの際のパワーグリッドでの電圧低下、積層のために貧弱となった電源I/O、ルネサス社SOTB プロセスPDK の変更、ディジタル部とのインタフェースの問題の組み合わせが原因と推定される。 |
| 抄録(英) | |
| キーワード(和) | TCI / SiP / チップ間無線接続 |
| キーワード(英) | |
| 資料番号 | VLD2019-5 |
| 発行日 | 2019-05-08 (VLD) |
| 研究会情報 | |
| 研究会 | VLD / IPSJ-SLDM |
|---|---|
| 開催期間 | 2019/5/15(から1日開催) |
| 開催地（和） | 東京工業大学 大岡山キャンパス |
| 開催地（英） | Ookayama Campus, Tokyo Institute of Technology |
| テーマ（和） | システム設計および一般 |
| テーマ（英） | System Design, etc. |
| 委員長氏名（和） | 峯岸 孝行(三菱電機) / 田宮 豊(富士通研) |
| 委員長氏名（英） | Noriyuki Minegishi(Mitsubishi Electric) / Yutaka Tamiya(Fujitsu Lab.) |
| 副委員長氏名（和） | 戸川 望(早大) |
| 副委員長氏名（英） | Nozomu Togawa(Waseda Univ.) |
| 幹事氏名（和） | 新田 高庸(NTT) / 小平 行秀(会津大) / 柴田 誠也(NEC) / 密山 幸男(高知工科大) / 細谷 英一(NTT) |
| 幹事氏名（英） | Koyo Nitta(NTT) / Yukihide Kohira(Univ. of Aizu) / Seiya Shibata(NEC) / Yukio Mitsuyama(Kochi Univ. of Tech.) / Eiichi Hosoya(NTT) |
| 幹事補佐氏名（和） | / 岩崎 裕江(NTT) |
| 幹事補佐氏名（英） | / Hiroe Iwasaki(NTT) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Special Interest Group on System and LSI Design Methodology |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ルネサスSOTB65nm用Through Chip Interface IPの実機評価 |
| サブタイトル（和） | |
| タイトル（英） | The real chip evaluation of Through Chip Interface IP for Renesas 65nm SOTB process |
| サブタイトル（和） | |
| キーワード(1)（和/英） | TCI |
| キーワード(2)（和/英） | SiP |
| キーワード(3)（和/英） | チップ間無線接続 |
| 第 1 著者 氏名（和/英） | 天野 英晴 / Hideharu Amano |
| 第 1 著者 所属（和/英） | 慶應義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 第 2 著者 氏名（和/英） | 茅島 秀人 / Hideto Kayashima |
| 第 2 著者 所属（和/英） | 慶應義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 第 3 著者 氏名（和/英） | 四手井 綱章 / Tsunaaki Shidei |
| 第 3 著者 所属（和/英） | 慶應義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 第 4 著者 氏名（和/英） | 小島 拓也 / Takuya Kojima |
| 第 4 著者 所属（和/英） | 慶應義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 発表年月日 | 2019-05-15 |
| 資料番号 | VLD2019-5 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | VLD-25 |
| ページ範囲 | pp.31-36(VLD), |
| ページ数 | 6 |
| 発行日 | 2019-05-08 (VLD) |