| 講演名 | 2019-05-10 特徴マップを空間分割したCNNのFPGAにおける小メモリ実装について 神宮司 明良(東工大), 下田 将之(東工大), 中原 啓貴(東工大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | ロボット, 自動車, 防犯カメラなどの組み込みシステムでは, 畳み込みニューラルネットワーク (Convolu- tional Neural Network : CNN) を用いた物体検出や画像認識が用いられ, 安価なデバイスで実現されること, 電力性能 に優れていることが求められる. 画像認識において CNN は既存手法を大きく上回る識別精度を達成するが, CPU で はリアルタイムな処理が実現できず, GPU では消費電力が大きすぎる. FPGA による実現は電力性能に優れるが, 大 容量メモリを必要とする高価な FPGA チップが必要である. CNN の FPGA 実装では電力効率の観点から特徴マップ のバッファをオンチップメモリに実装する. CNN の中間層で出力される特徴マップサイズは入力画像サイズに比例す る. VGG などで広く用いられる 224 × 224 サイズのとき, 特徴マップは 100Mbit を超えるため, オンチップメモリが ボトルネックとなる. 本論文では, 特徴マップを分割して畳み込み演算を行う Feature-Map Separable Convolution を 提案する. 畳み込み演算を行う特徴マップを空間方向に分割し, CNN の推論を行う. 実験により, クラス分類において 特徴マップを 16 分割したとき, オンチップメモリは約 85% 削減され, 識別精度はほぼ低下しないことを確認した. |
| 抄録(英) | Object detection and image recognition using a Convolutional Neural Network (CNN) are used in em- bedded systems, which require reasonable price and power performance. Since CNN has high accuracy and large computation, real-time processing cannot be realized in CPU, and power consumption is too large in GPU. The CNN realization of the FPGA is low power consumption, however large on-chip memory is required and expensive. Typically, feature-map size in layers is large. This is a bottleneck in FPGA memory resource restrictions. We propose Feature-Map Separable Convolution, which makes an inference with divided feature-map. The feature-map size becomes smaller when an input image size becomes smaller. Thus, the buffer memory can be reduced. From experiments, we accomplished that the accuracy does not decrease so much with reducing buffer memory by 85%. |
| キーワード(和) | FPGA / CNN |
| キーワード(英) | FPGA / CNN |
| 資料番号 | RECONF2019-16 |
| 発行日 | 2019-05-02 (RECONF) |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2019/5/9(から2日開催) |
| 開催地（和） | 東工大蔵前会館 |
| 開催地（英） | Tokyo Tech Front |
| テーマ（和） | リコンフィギャラブルシステム，一般 |
| テーマ（英） | Reconfigurable system, etc. |
| 委員長氏名（和） | 本村 真人(東工大) |
| 委員長氏名（英） | Masato Motomura(Tokyo Tech.) |
| 副委員長氏名（和） | 柴田 裕一郎(長崎大) / 佐野 健太郎(理研) |
| 副委員長氏名（英） | Yuichiro Shibata(Nagasaki Univ.) / Kentaro Sano(RIKEN) |
| 幹事氏名（和） | 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) |
| 幹事氏名（英） | Kazuya Tanigawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) |
| 幹事補佐氏名（和） | 小林 悠記(NEC) / 中原 啓貴(東工大) |
| 幹事補佐氏名（英） | Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Reconfigurable Systems |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 特徴マップを空間分割したCNNのFPGAにおける小メモリ実装について |
| サブタイトル（和） | |
| タイトル（英） | Spatial-Separable Convolution: Low memory CNN for FPGA |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | CNN / CNN |
| 第 1 著者 氏名（和/英） | 神宮司 明良 / Akira Jinguji |
| 第 1 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Tech(略称：titech) |
| 第 2 著者 氏名（和/英） | 下田 将之 / Masayuki Shimoda |
| 第 2 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Tech(略称：titech) |
| 第 3 著者 氏名（和/英） | 中原 啓貴 / Hiroki Nakahara |
| 第 3 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Tech(略称：titech) |
| 発表年月日 | 2019-05-10 |
| 資料番号 | RECONF2019-16 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | RECONF-18 |
| ページ範囲 | pp.85-90(RECONF), |
| ページ数 | 6 |
| 発行日 | 2019-05-02 (RECONF) |