講演名 2019-05-09
メモリ利用効率の良い自己動的再構成機構の検討
福井 頌太(長崎大), 川俣 裕一(長崎大), 柴田 裕一郎(長崎大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本論文では, FPGA 上のハードマクロメモリに部分再構成用コンフィグレーションデータを格納し, FPGA内部から部分再構成を行う自己動的再構成機構を実装し,評価した.結果として,最小の PR 領域において,自己動的再構成に要した時間は約 2.8ms で, JTAG インタフェースを用いた場合の部分再構成時間を 97% 短縮した.この時,ハードマクロメモリブロックの使用量が全体の資源量の約 21% を占めていた.このため,部分再構成用コンフィグレーションデータを圧縮してハードマクロメモリに格納し, FPGA内部でデータを伸張する機能を追加で実装し,評価した.この結果,ハードマクロメモリブロックの使用量を全体の約 3% まで削減できた.データを伸張する回路の追加による資源使用量の増加と最大動作周波数の低下の影響は小さく,部分再構成においてレイテンシは増加していないため,圧縮を行わない場合と同じ時間で部分再構成を行うことができた.
抄録(英)
キーワード(和) FPGA / Arria 10 / 部分再構成
キーワード(英)
資料番号 RECONF2019-5
発行日 2019-05-02 (RECONF)

研究会情報
研究会 RECONF
開催期間 2019/5/9(から2日開催)
開催地(和) 東工大蔵前会館
開催地(英) Tokyo Tech Front
テーマ(和) リコンフィギャラブルシステム,一般
テーマ(英) Reconfigurable system, etc.
委員長氏名(和) 本村 真人(東工大)
委員長氏名(英) Masato Motomura(Tokyo Tech.)
副委員長氏名(和) 柴田 裕一郎(長崎大) / 佐野 健太郎(理研)
副委員長氏名(英) Yuichiro Shibata(Nagasaki Univ.) / Kentaro Sano(RIKEN)
幹事氏名(和) 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン)
幹事氏名(英) Kazuya Tanigawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan)
幹事補佐氏名(和) 小林 悠記(NEC) / 中原 啓貴(東工大)
幹事補佐氏名(英) Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.)

講演論文情報詳細
申込み研究会 Technical Committee on Reconfigurable Systems
本文の言語 JPN-ONLY
タイトル(和) メモリ利用効率の良い自己動的再構成機構の検討
サブタイトル(和)
タイトル(英)
サブタイトル(和)
キーワード(1)(和/英) FPGA
キーワード(2)(和/英) Arria 10
キーワード(3)(和/英) 部分再構成
第 1 著者 氏名(和/英) 福井 頌太 / Shota Fukui
第 1 著者 所属(和/英) 長崎大学(略称:長崎大)
Nagasaki University(略称:Nagasaki Univ.)
第 2 著者 氏名(和/英) 川俣 裕一 / Yuichi Kawamata
第 2 著者 所属(和/英) 長崎大学(略称:長崎大)
Nagasaki University(略称:Nagasaki Univ.)
第 3 著者 氏名(和/英) 柴田 裕一郎 / Yuichiro Shibata
第 3 著者 所属(和/英) 長崎大学(略称:長崎大)
Nagasaki University(略称:Nagasaki Univ.)
発表年月日 2019-05-09
資料番号 RECONF2019-5
巻番号(vol) vol.119
号番号(no) RECONF-18
ページ範囲 pp.23-27(RECONF),
ページ数 5
発行日 2019-05-02 (RECONF)