| 講演名 | 2019-04-19 単一命令セットSFQマイクロプロセッサを用いたSFQ/CMOSハイブリッドメモリシステムの動作実証 弘中 祐樹(横浜国大), 山梨 裕希(横浜国大), 吉川 信行(横浜国大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 単一磁束量子 (SFQ) 回路に適合する大規模メモリシステムの実現方式として、CMOSメモリをSFQ回路と組み合わせるSFQ/CMOSハイブリッドシステムが提案されている。本研究ではSFQプロセッサとCMOSメモリを用いた演算システムの原理実証に向け、SFQマイクロプロセッサを設計しこれを以前までに開発したSFQ/CMOSハイブリッドメモリと組み合わせて動作を評価した。SFQマイクロプロセッサは単一命令SUBNEGを実行可能なアーキテクチャを採用し、超伝導インターフェース回路と組み合わせAIST-STP2により実装した。ハイブリッドメモリにはSRAMベースの64-kb CMOSメモリが用いられ、全64-kb中16×4-bitの領域にアクセス可能な仕様となっている。測定ではSFQプロセッサによるCMOSメモリへの正常アクセスを確認し、メモリ内のデータを並び替える整数ソートのプログラムを実証した。 |
| 抄録(英) | SFQ/CMOS hybrid system, which is a hybridized system of SFQ circuits and CMOS memories, has been proposed as a large-scale memory solution for single-flux-quantum (SFQ) circuits. In this study, we designed and tested an SFQ microprocessor with an SFQ/CMOS hybrid memory, which we had implemented so far, for the demonstration of the SFQ/CMOS hybrid system. We adopted a one-instruction-set-computer architecture, SUBNEG. The system was designed and implemented with superconducting interface circuits by using the Josephson integrated circuit process, AIST-ADP2. A 64-kb SFQ/CMOS hybrid memory was combined with the SFQ microprocessor, where SFQ processor can access to a 16×4-bit memory space. In the measurement, the correct operation between the SFQ processor and the CMOS memory was obtained, and a simple integer sorting program was demonstrated. |
| キーワード(和) | SFQ/CMOSハイブリッドシステム / Josephson/CMOSハイブリッドメモリ / SFQ回路 / SRAM / 単一命令セットコンピュータ |
| キーワード(英) | SFQ/CMOS hybrid system / Josephson/CMOS hybrid memory / SFQ circuits / SRAM / one-instruction-set computer |
| 資料番号 | SCE2019-2 |
| 発行日 | 2019-04-12 (SCE) |
| 研究会情報 | |
| 研究会 | SCE |
|---|---|
| 開催期間 | 2019/4/19(から1日開催) |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | |
| テーマ（和） | SQUID・高周波・計測技術及び応用、一般 |
| テーマ（英） | |
| 委員長氏名（和） | 明連 広昭(埼玉大) |
| 委員長氏名（英） | Hiroaki Myoren(Saitama Univ.) |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | 山下 太郎(名大) / 竹内 尚輝(横浜国大) |
| 幹事氏名（英） | Taro Yamashita(Nagoya Univ.) / Naoki Takeuchi(Yokohama National Univ.) |
| 幹事補佐氏名（和） | 赤池 宏之(大同大) |
| 幹事補佐氏名（英） | Hiroyuki Akaike(Daido Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Superconductive Electronics |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 単一命令セットSFQマイクロプロセッサを用いたSFQ/CMOSハイブリッドメモリシステムの動作実証 |
| サブタイトル（和） | |
| タイトル（英） | Demonstration of an SFQ/CMOS hybrid memory system using a one-instruction-set SFQ microprocessor |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SFQ/CMOSハイブリッドシステム / SFQ/CMOS hybrid system |
| キーワード(2)（和/英） | Josephson/CMOSハイブリッドメモリ / Josephson/CMOS hybrid memory |
| キーワード(3)（和/英） | SFQ回路 / SFQ circuits |
| キーワード(4)（和/英） | SRAM / SRAM |
| キーワード(5)（和/英） | 単一命令セットコンピュータ / one-instruction-set computer |
| 第 1 著者 氏名（和/英） | 弘中 祐樹 / Yuki Hironaka |
| 第 1 著者 所属（和/英） | 横浜国立大学(略称：横浜国大) Yokohama National University(略称：Yokohama National Univ.) |
| 第 2 著者 氏名（和/英） | 山梨 裕希 / Yuki Yamanashi |
| 第 2 著者 所属（和/英） | 横浜国立大学(略称：横浜国大) Yokohama National University(略称：Yokohama National Univ.) |
| 第 3 著者 氏名（和/英） | 吉川 信行 / Nobuyuki Yoshikawa |
| 第 3 著者 所属（和/英） | 横浜国立大学(略称：横浜国大) Yokohama National University(略称：Yokohama National Univ.) |
| 発表年月日 | 2019-04-19 |
| 資料番号 | SCE2019-2 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | SCE-10 |
| ページ範囲 | pp.7-11(SCE), |
| ページ数 | 5 |
| 発行日 | 2019-04-12 (SCE) |