講演名 2019-04-19
Josephson-CMOSハイブリッドメモリと断熱的量子磁束パラメトロンを用いたFPGAの設計と動作実証
大熊 幸寛(横浜国大), 竹内 尚輝(横浜国大), 山梨 裕希(横浜国大), 吉川 信行(横浜国大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 断熱的量子磁束パラメトロン(adiabatic quantum flux parametron; AQFP) 論理回路は、将来のエネルギー効率の高い高性能情報処理システムおいて有望な技術である。その静的な電力はゼロであり、動的な電力も接合の断熱的なスイッチにより大きく削減することができる。しかしながら、AQFP論理回路においては、高密度のメモリが無く、AQFP回路だけで大規模な情報処理システムを構成することは困難である。我々は、このAQFPシステムにおけるメモリのボトルネックを解決するためにJosephson-CMOSハイブリッドメモリの開発を行っている。AQFP論理ゲートの高感度性を利用することでCMOSメモリの出力電流を大幅に小さくすることができ、電力を削減できる。本研究では、低電力で面積効率の高いAQFP-CMOSハイブリッドFPGAを設計、試作した。開発したハイブリッドFPGAは、CMOSメモリを書き換え可能な読み出し専用メモリとしてAQFP用いている。ハイブリッド FPGAのためのAQFP回路は、logic block、switch blockならびにconnection blockで構成され、それぞれ4相の励起電流で駆動される。ハイブリッド FPGAは、AISTの 10 kA/cm2 Nb高速標準プロセスとRhom 0.18 μm CMOSを用いて作製された。2×2の論理セルシステムの面積と5 GHz動作時の電力は、それぞれ、6.56 mm2 ならびに 12.4 nWと見積もられた。AQFP-CMOSハイブリッドFPGAの動作は低速において実証された。
抄録(英) Adiabatic quantum-flux-parametron (AQFP) logic is a promising technology for future energy-efficient high-performance information processing systems. Its static power is zero because of ac flux bias, and its dynamic power is considerably reduced thanks to the adiabatic switching of the junctions. The lack of high-density memories in the AQFP logic, however, makes it challenging to realize large-scale information processing systems with the use of pure AQFP circuits. We have been developing a Josephson-CMOS hybrid memory to overcome the memory bottleneck in AQFP digital systems. By utilizing the high sensitivity of the AQFP gate, the output current from CMOS memories can be significantly decreased resulting in the reduction of the power consumption. In this study, we designed and fabricated a low-power area-efficient AQFP-CMOS hybrid field-programmable gate array (FPGA), where a CMOS memory is utilized as a rewritable read-only memory to control the AQFP circuits. The AQFP circuit for the AQFP-CMOS hybrid FPGA is composed of logic blocks, switch blocks and connection blocks, which are clocked by four-phase excitation currents. The AQFP-CMOS hybrid FPGA is fabricated by using the AIST 10 kA/cm2 Nb high-speed standard process and the Rhom 0.18 μm CMOS process. The area and power consumption of the two-by-two logic-cell system are estimated to be about 6.56 mm2 and 12.4 nW at 5 GHz operations, respectively. We demonstrated the operation of the AQFP-CMOS hybrid FPGA at low speed by combining the AQFP logic and the CMOS memory.
キーワード(和) AQFP / FPGA / Josephson-CMOSハイブリッドメモリ / 超伝導集積回路 / QFP
キーワード(英) AQFP / FPGA / Josephson-CMOS hybrid memory / superconducting integrated circuit / QFP
資料番号 SCE2019-1
発行日 2019-04-12 (SCE)

研究会情報
研究会 SCE
開催期間 2019/4/19(から1日開催)
開催地(和) 機械振興会館
開催地(英)
テーマ(和) SQUID・高周波・計測技術及び応用、一般
テーマ(英)
委員長氏名(和) 明連 広昭(埼玉大)
委員長氏名(英) Hiroaki Myoren(Saitama Univ.)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和) 山下 太郎(名大) / 竹内 尚輝(横浜国大)
幹事氏名(英) Taro Yamashita(Nagoya Univ.) / Naoki Takeuchi(Yokohama National Univ.)
幹事補佐氏名(和) 赤池 宏之(大同大)
幹事補佐氏名(英) Hiroyuki Akaike(Daido Univ.)

講演論文情報詳細
申込み研究会 Technical Committee on Superconductive Electronics
本文の言語 JPN
タイトル(和) Josephson-CMOSハイブリッドメモリと断熱的量子磁束パラメトロンを用いたFPGAの設計と動作実証
サブタイトル(和)
タイトル(英) Design and demonstration of an adiabatic-quantum-flux-parametron field-programmable gate array using Josephson-CMOS hybrid memories
サブタイトル(和)
キーワード(1)(和/英) AQFP / AQFP
キーワード(2)(和/英) FPGA / FPGA
キーワード(3)(和/英) Josephson-CMOSハイブリッドメモリ / Josephson-CMOS hybrid memory
キーワード(4)(和/英) 超伝導集積回路 / superconducting integrated circuit
キーワード(5)(和/英) QFP / QFP
第 1 著者 氏名(和/英) 大熊 幸寛 / Yukihiro Okuma
第 1 著者 所属(和/英) 横浜国立大学(略称:横浜国大)
Yokohama National University(略称:Yokohama Nat. Univ.)
第 2 著者 氏名(和/英) 竹内 尚輝 / Naoki Takeuchi
第 2 著者 所属(和/英) 横浜国立大学(略称:横浜国大)
Yokohama National University(略称:Yokohama Nat. Univ.)
第 3 著者 氏名(和/英) 山梨 裕希 / Yuki Yamanashi
第 3 著者 所属(和/英) 横浜国立大学(略称:横浜国大)
Yokohama National University(略称:Yokohama Nat. Univ.)
第 4 著者 氏名(和/英) 吉川 信行 / Nobuyuki Yoshikawa
第 4 著者 所属(和/英) 横浜国立大学(略称:横浜国大)
Yokohama National University(略称:Yokohama Nat. Univ.)
発表年月日 2019-04-19
資料番号 SCE2019-1
巻番号(vol) vol.119
号番号(no) SCE-10
ページ範囲 pp.1-6(SCE),
ページ数 6
発行日 2019-04-12 (SCE)