講演名 | 2019-03-18 PLCの高速化に関する研究(5) 梶 夢敏(明大), 堀口 雄輝(明大), 井口 幸洋(明大), |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | プログラムコードを変更するだけで,PLC(Programmable Logic Controller) の実行を高速化する方法を提案する.PLC のプログラムにはラダー図が広く用いられている.高速化の方法はシンプルである:(1) ラダー図を,シーケンス命令に変換する.(2) シーケンス命令は,0 か1 かのどちらかの値を持つ論理デバイスを数多く持っている.ある論理デバイスMi が,論理値0 (1) を持つと仮定すると,後続のMi に関わる論理命令が省略できる.論理デバイスMi に0 を代入した場合と,1 を代入した場合の簡単化した二つの命令列を予め生成しておく.(3) それらを条件ジャンプで結合する. 本方法で,総命令数は増加するが,実行命令数は減少し,スキャンタイムは短くできる.予備実験により,実行命令数は, 実行命令数は3.0 ~ 4.7 % 程度に削減できることを示す.単純な方式では、総命令数を6.3 倍に増加させるが、重複命令を省略することで、総命令を2.9 倍程度に抑えられたことを示す. |
抄録(英) | We propose a speed-up method for PLCs (Programmable Logic Controllers) by only modifying programcodes. Ladder diagram (ladder logic) is widely used to PLCs. The idea of the speed-up method is simple: (1) Weconvert ladder diagrams to sequence instructions. (2) Sequence instructions have many logic devices which have valueseither 0 or 1. Assume that a logic device Mi has the value 0 (1), we can reduce some subsequent logical instructionswhich involves Mi. We pregenerate two reduced sequences; one is the codes in which Mi is assigned to 0, the other isthe codes in which Mi is assigned to 1. (3) We connect them using a CJ (conditional jump) operation. Preliminaryexperimental results show that the number of executed instructions is reduced by 3.0~ 4.7 percent. Although thenaive method increases the number of total instructions by 6.3 times. By eliminating duplicate instructions, we preventthe rate of increase by 2.9 times. |
キーワード(和) | PLC(Programmable Logic Controller) / プリコンピューティング |
キーワード(英) | PLC(Programmable Logic Controller), / プリコンピューティング |
資料番号 | CPSY2018-121,DC2018-103 |
発行日 | 2019-03-10 (CPSY, DC) |
研究会情報 | |
研究会 | CPSY / DC / IPSJ-SLDM / IPSJ-EMB / IPSJ-ARC |
---|---|
開催期間 | 2019/3/17(から2日開催) |
開催地(和) | 西之表市民会館(種子島) |
開催地(英) | Nishinoomote City Hall (Tanega-shima) |
テーマ(和) | 組込み技術とネットワークに関するワークショップ ETNET2019 |
テーマ(英) | ETNET2019 |
委員長氏名(和) | 中野 浩嗣(広島大) / 福本 聡(首都大東京) / 田宮 豊(富士通研) / / 五島 正裕(NII) |
委員長氏名(英) | Koji Nakano(Hiroshima Univ.) / Satoshi Fukumoto(Tokyo Metropolitan Univ.) / Yutaka Tamiya(Fujitsu Lab.) / / Masahiro Goshima(NII) |
副委員長氏名(和) | 入江 英嗣(東大) / 三吉 貴史(富士通研) / 高橋 寛(愛媛大) |
副委員長氏名(英) | Hidetsugu Irie(Univ. of Tokyo) / Takashi Miyoshi(Fujitsu) / Hiroshi Takahashi(Ehime Univ.) |
幹事氏名(和) | 大川 猛(宇都宮大) / 高前田 伸也(北大) / 金子 晴彦(東工大) / 新井 雅之(日大) / 柴田 誠也(NEC) / 密山 幸男(高知工科大) / 細谷 英一(NTT) / / 小野 貴継(九大) / 近藤 正章(東大) / 長谷川 揚平(東芝) / 塩谷 亮太(名大) |
幹事氏名(英) | Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(Hokkaido Univ.) / Haruhiko Kaneko(Tokyo Inst. of Tech.) / Masayuki Arai(Nihon Univ.) / Seiya Shibata(NEC) / Yukio Mitsuyama(Kochi Univ. of Tech.) / Eiichi Hosoya(NTT) / / Takatsugu Ono(Kyushu Univ.) / Masaaki Kondo(Univ. of Tokyo) / Yohei Hasegawa(Toshiba) / Ryota Shioya(Nagoya Univ.) |
幹事補佐氏名(和) | 伊藤 靖朗(広島大) / 津邑 公暁(名工大) |
幹事補佐氏名(英) | Yasuaki Ito(Hiroshima Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) |
講演論文情報詳細 | |
申込み研究会 | Technical Committee on Computer Systems / Technical Committee on Dependable Computing / Special Interest Group on System and LSI Design Methodology / Special Interest Group on Embedded Systems / Special Interest Group on System Architecture |
---|---|
本文の言語 | JPN |
タイトル(和) | PLCの高速化に関する研究(5) |
サブタイトル(和) | プリコンピューティングによる実行命令数の削減 |
タイトル(英) | A Speed-up Method for PLCs(5) |
サブタイトル(和) | Reduction of Number Executed Instructions by Precomputing |
キーワード(1)(和/英) | PLC(Programmable Logic Controller) / PLC(Programmable Logic Controller), |
キーワード(2)(和/英) | プリコンピューティング / プリコンピューティング |
第 1 著者 氏名(和/英) | 梶 夢敏 / Yumeharu Kaji |
第 1 著者 所属(和/英) | 明治大学(略称:明大) Meiji University(略称:Meiji Univ.) |
第 2 著者 氏名(和/英) | 堀口 雄輝 / Yuki Horiguchi |
第 2 著者 所属(和/英) | 明治大学(略称:明大) Meiji University(略称:Meiji Univ.) |
第 3 著者 氏名(和/英) | 井口 幸洋 / Yukihiro Iguchi |
第 3 著者 所属(和/英) | 明治大学(略称:明大) Meiji University(略称:Meiji Univ.) |
発表年月日 | 2019-03-18 |
資料番号 | CPSY2018-121,DC2018-103 |
巻番号(vol) | vol.118 |
号番号(no) | CPSY-514,DC-515 |
ページ範囲 | pp.341-346(CPSY), pp.341-346(DC), |
ページ数 | 6 |
発行日 | 2019-03-10 (CPSY, DC) |