| 講演名 | 2019-02-28 光通信用LSI開発にみる微細化プロセスの対策技術 平野 進(三菱電機), 吉田 英夫(三菱電機), 杉原 堅也(三菱電機), 小西 良明(三菱電機), 杉原 隆嗣(三菱電機), 小川 吉大(三菱電機), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 高速光通信向けのLSIは，回路が複雑かつ大規模になるため先端半導体製造プロセスを用いた実装が必須である．これまでこれらのLSIの実装を困難にしていた要因として実装面積や消費電力の増大があったが，先端半導体製造の進歩によるプロセス微細化により配線遅延や配線混雑，レイアウト設計等におけるTAT（処理時間）増大等の新たな課題が生じてきた．そこでこれらの課題を解決する方法として，プロセスルールに応じた設計やレイアウト階層最適化等を検討し，実装面積や消費電力の削減，配線による課題の低減，TATの短縮，更には実装容易性においても有効性を示した． |
| 抄録(英) | It is indispensable to use the advanced wafer manufacturing processes to develop LSIs of high-speed optical transmission because its circuit gets intricate and large scale. There has been an increase in area and power consumption as factors which make it difficult to mount the LSI so far. Recently new issues are emerging, such as wiring delay, wiring congestion and increase in TAT (Turn Around Time) of layout design due to the progress of the process technology. Then we studied a design method for a process rule and a layout layer optimization method, which contributed to decrease area, power consumption. We also succeeded to suppress the new issues above. And the methods are easily mounted on the LSIs. |
| キーワード(和) | 集積回路 / ASIC / 微細化プロセス / 光通信 / レイアウト設計 |
| キーワード(英) | LSI / ASIC / Advanced Wafer Manufacturing Process / Optical Transmission / Layout Design |
| 資料番号 | VLD2018-110,HWS2018-73 |
| 発行日 | 2019-02-20 (VLD, HWS) |
| 研究会情報 | |
| 研究会 | HWS / VLD |
|---|---|
| 開催期間 | 2019/2/27(から4日開催) |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Ken Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | Design Technology for System-on-Silicon, Hardware Security, etc. |
| 委員長氏名（和） | 松本 勉(横浜国大) / 峯岸 孝行(三菱電機) |
| 委員長氏名（英） | Tsutomu Matsumoto(Yokohama National Univ.) / Noriyuki Minegishi(Mitsubishi Electric) |
| 副委員長氏名（和） | 川村 信一(東芝) / 池田 誠(東大) / 戸川 望(早大) |
| 副委員長氏名（英） | Shinichi Kawamura(Toshiba) / Makoto Ikeda(Univ. of Tokyo) / Nozomu Togawa(Waseda Univ.) |
| 幹事氏名（和） | 三浦 典之(神戸大) / 国井 裕樹(セコム) / 新田 高庸(NTT) / 小平 行秀(会津大) |
| 幹事氏名（英） | Noriyuki Miura(Kobe Univ.) / Hiroki Kunii(SECOM) / Koyo Nitta(NTT) / Yukihide Kohira(Univ. of Aizu) |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Hardware Security / Technical Committee on VLSI Design Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 光通信用LSI開発にみる微細化プロセスの対策技術 |
| サブタイトル（和） | |
| タイトル（英） | Implementation Technology for the Advanced Wafer Manufacturing Processes on Optical Transmission LSIs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 集積回路 / LSI |
| キーワード(2)（和/英） | ASIC / ASIC |
| キーワード(3)（和/英） | 微細化プロセス / Advanced Wafer Manufacturing Process |
| キーワード(4)（和/英） | 光通信 / Optical Transmission |
| キーワード(5)（和/英） | レイアウト設計 / Layout Design |
| 第 1 著者 氏名（和/英） | 平野 進 / Susumu Hirano |
| 第 1 著者 所属（和/英） | 三菱電機株式会社(略称：三菱電機) Mitsubishi Electric Corporation(略称：Mitsubishi Electric) |
| 第 2 著者 氏名（和/英） | 吉田 英夫 / Hideo Yoshida |
| 第 2 著者 所属（和/英） | 三菱電機株式会社(略称：三菱電機) Mitsubishi Electric Corporation(略称：Mitsubishi Electric) |
| 第 3 著者 氏名（和/英） | 杉原 堅也 / Kenya Sugihara |
| 第 3 著者 所属（和/英） | 三菱電機株式会社(略称：三菱電機) Mitsubishi Electric Corporation(略称：Mitsubishi Electric) |
| 第 4 著者 氏名（和/英） | 小西 良明 / Yoshiaki Konishi |
| 第 4 著者 所属（和/英） | 三菱電機株式会社(略称：三菱電機) Mitsubishi Electric Corporation(略称：Mitsubishi Electric) |
| 第 5 著者 氏名（和/英） | 杉原 隆嗣 / Takashi Sugihara |
| 第 5 著者 所属（和/英） | 三菱電機株式会社(略称：三菱電機) Mitsubishi Electric Corporation(略称：Mitsubishi Electric) |
| 第 6 著者 氏名（和/英） | 小川 吉大 / Yoshihiro Ogawa |
| 第 6 著者 所属（和/英） | 三菱電機株式会社(略称：三菱電機) Mitsubishi Electric Corporation(略称：Mitsubishi Electric) |
| 発表年月日 | 2019-02-28 |
| 資料番号 | VLD2018-110,HWS2018-73 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | VLD-457,HWS-458 |
| ページ範囲 | pp.103-108(VLD), pp.103-108(HWS), |
| ページ数 | 6 |
| 発行日 | 2019-02-20 (VLD, HWS) |