| 講演名 | 2019-03-01 FPGAを対象とした束データ方式による非同期式回路に対する配置制約についての検討 大竹 樹(会津大), 齋藤 寛(会津大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では，Field Programmable Gate Array (FPGA) を対象に束データ方式による非同期式回路を設計する際の遅延調整回数の削減や性能改善を目的とした配置制約について検討する．検討する配置制約は，FPGA ベンダーが提供する設計ツールで使用できる配置制約である．実験では，検討した配置制約を2 つの回路に適用し，遅延調整回数や性能，面積，消費電力，消費エネルギーについて評価した． |
| 抄録(英) | In this work, we study placement constraints for asynchronous circuits with bundled-data implemen-tation aimed for Field Programmable Gate Arrays (FPGAs) to reduce the number of delay adjustments and to improve circuit performance. Placement constraints studied in this work are the placement constraints which can be used in a design tool supported by an FPGA vendor. In the experiment, we applied the placement constraints to two circuits and evaluated the number of delay adjustments, circuit performance, area, power consumption, and energy consumption. |
| キーワード(和) | 非同期式回路 / FPGA / 配置制約 |
| キーワード(英) | Asynchronous circuits / FPGA / Placement constraints |
| 資料番号 | VLD2018-123,HWS2018-86 |
| 発行日 | 2019-02-20 (VLD, HWS) |
| 研究会情報 | |
| 研究会 | HWS / VLD |
|---|---|
| 開催期間 | 2019/2/27(から4日開催) |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Ken Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | Design Technology for System-on-Silicon, Hardware Security, etc. |
| 委員長氏名（和） | 松本 勉(横浜国大) / 峯岸 孝行(三菱電機) |
| 委員長氏名（英） | Tsutomu Matsumoto(Yokohama National Univ.) / Noriyuki Minegishi(Mitsubishi Electric) |
| 副委員長氏名（和） | 川村 信一(東芝) / 池田 誠(東大) / 戸川 望(早大) |
| 副委員長氏名（英） | Shinichi Kawamura(Toshiba) / Makoto Ikeda(Univ. of Tokyo) / Nozomu Togawa(Waseda Univ.) |
| 幹事氏名（和） | 三浦 典之(神戸大) / 国井 裕樹(セコム) / 新田 高庸(NTT) / 小平 行秀(会津大) |
| 幹事氏名（英） | Noriyuki Miura(Kobe Univ.) / Hiroki Kunii(SECOM) / Koyo Nitta(NTT) / Yukihide Kohira(Univ. of Aizu) |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Hardware Security / Technical Committee on VLSI Design Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | FPGAを対象とした束データ方式による非同期式回路に対する配置制約についての検討 |
| サブタイトル（和） | |
| タイトル（英） | A Study on Placement Constraints for Asynchronous Circuits with Bundled-data Implementation aimed for FPGAs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 非同期式回路 / Asynchronous circuits |
| キーワード(2)（和/英） | FPGA / FPGA |
| キーワード(3)（和/英） | 配置制約 / Placement constraints |
| 第 1 著者 氏名（和/英） | 大竹 樹 / Tatsuki Otake |
| 第 1 著者 所属（和/英） | 会津大学(略称：会津大) University of Aizu(略称：UoA) |
| 第 2 著者 氏名（和/英） | 齋藤 寛 / Hiroshi Saito |
| 第 2 著者 所属（和/英） | 会津大学(略称：会津大) University of Aizu(略称：UoA) |
| 発表年月日 | 2019-03-01 |
| 資料番号 | VLD2018-123,HWS2018-86 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | VLD-457,HWS-458 |
| ページ範囲 | pp.181-186(VLD), pp.181-186(HWS), |
| ページ数 | 6 |
| 発行日 | 2019-02-20 (VLD, HWS) |