| 講演名 | 2019-02-28 高速かつ高ノイズマージンな65nm FD-SOI向けドミノ高基数ツリー加算器設計 新納 一樹(立命館大), 今川 隆司(立命館大), 越智 裕之(立命館大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 2000年代にはドミノロジックは回路を高速化するための回路方式としてLSI市場の最前線にも導入されていた．しかし近年のムーアの法則に従った集積回路製造プロセスの微細化によりドミノロジックは大きなダイナミック電力や指数関数的に増加するリーク電流などの信頼性阻害要因に悩まされ，LSI市場の最前線に導入されることがなくなった．一方で新型の集積回路製造プロセスとしてSOTB (silicon on thin buried oxide)が注目されている．SOTBはFD-SOI (fully depleted silicon-on-insulator)の一種であり，その構造上寄生容量とリーク電流が小さい．本稿ではこれらのSOTBの特性を活かした高基数ツリー加算器を提案する．信頼性阻害要因を調査し，適切なトランジスタのサイジングを行って設計した高基数ツリー加算器は，通常の基数2のツリー加算器に対し，23ビット加算器では3.2%，64ビット加算器では1.8%遅延時間を改善した．また，バルクCMOSと比較することにより，SOTBとドミノロジックの高い親和性を実証した．提案加算器を用いて設計した乗算器はDesign Complierによって設計したスタンダードセルベースのスタティックCMOS乗算器に対し，電源電圧0.55Vにおいて27.4%，1.0Vにおいて34.3%遅延時間を改善した． |
| 抄録(英) | Domino logic was introduced at the forefront of the LSI market in the 2000s for high-speed circuits. In recent years, however, domino logic has been rarely introduced due to the unreliability factors such as large dynamic power and exponential increase of leakage current induced by the progress of fabrication technology. On the other hand, siliconon thin buried oxide (SOTB) has attracted attention as a new CMOS process technology. SOTB is a type of fully depleted silicon-on-insulator (FD-SOI), and its parasitic capacitance and leakage current are small due to its structure. In this report, we propose a high-radix tree adder that exploits these features of SOTB. To improve the performance of the proposed adder, we explore an appropriate transistor sizing based on the analysis of unreliability factors. The evaluation result shows that the delay of the proposed 23-bit, 64-bit high-radix tree adders are 3.2% and 1.8% smaller than that of the radix-2 tree adder, respectively. Moreover, by comparison with bulk CMOS, it showed high affinity of SOTB and domino logic. The 16-bit multiplier with the proposed adders shows 27.4% to 34.3% smaller delay than that of the standard-cell-based static CMOS designed by Synopsys Design Compiler. |
| キーワード(和) | ドミノロジック / SOTB / リーク電流 / キーパー / 乗算器 |
| キーワード(英) | domino logic / SOTB / leakage current / keeper / multiplier |
| 資料番号 | VLD2018-112,HWS2018-75 |
| 発行日 | 2019-02-20 (VLD, HWS) |
| 研究会情報 | |
| 研究会 | HWS / VLD |
|---|---|
| 開催期間 | 2019/2/27(から4日開催) |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Ken Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | Design Technology for System-on-Silicon, Hardware Security, etc. |
| 委員長氏名（和） | 松本 勉(横浜国大) / 峯岸 孝行(三菱電機) |
| 委員長氏名（英） | Tsutomu Matsumoto(Yokohama National Univ.) / Noriyuki Minegishi(Mitsubishi Electric) |
| 副委員長氏名（和） | 川村 信一(東芝) / 池田 誠(東大) / 戸川 望(早大) |
| 副委員長氏名（英） | Shinichi Kawamura(Toshiba) / Makoto Ikeda(Univ. of Tokyo) / Nozomu Togawa(Waseda Univ.) |
| 幹事氏名（和） | 三浦 典之(神戸大) / 国井 裕樹(セコム) / 新田 高庸(NTT) / 小平 行秀(会津大) |
| 幹事氏名（英） | Noriyuki Miura(Kobe Univ.) / Hiroki Kunii(SECOM) / Koyo Nitta(NTT) / Yukihide Kohira(Univ. of Aizu) |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Hardware Security / Technical Committee on VLSI Design Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 高速かつ高ノイズマージンな65nm FD-SOI向けドミノ高基数ツリー加算器設計 |
| サブタイトル（和） | |
| タイトル（英） | High-Speed and Noise-Tolerant High-Radix Tree Domino Adder Targeted to 65 nm FD-SOI Technology |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ドミノロジック / domino logic |
| キーワード(2)（和/英） | SOTB / SOTB |
| キーワード(3)（和/英） | リーク電流 / leakage current |
| キーワード(4)（和/英） | キーパー / keeper |
| キーワード(5)（和/英） | 乗算器 / multiplier |
| 第 1 著者 氏名（和/英） | 新納 一樹 / Kazuki Niino |
| 第 1 著者 所属（和/英） | 立命館大学(略称：立命館大) Ritsumeikan University(略称：Ritsumeikan Univ.) |
| 第 2 著者 氏名（和/英） | 今川 隆司 / Takashi Imagawa |
| 第 2 著者 所属（和/英） | 立命館大学(略称：立命館大) Ritsumeikan University(略称：Ritsumeikan Univ.) |
| 第 3 著者 氏名（和/英） | 越智 裕之 / Hiroyuki Ochi |
| 第 3 著者 所属（和/英） | 立命館大学(略称：立命館大) Ritsumeikan University(略称：Ritsumeikan Univ.) |
| 発表年月日 | 2019-02-28 |
| 資料番号 | VLD2018-112,HWS2018-75 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | VLD-457,HWS-458 |
| ページ範囲 | pp.115-120(VLD), pp.115-120(HWS), |
| ページ数 | 6 |
| 発行日 | 2019-02-20 (VLD, HWS) |