| 講演名 | 2019-02-28 薄膜BOX-SOIと基板バイアス制御を用いた低消費電力スタンダードセルメモリの実チップによる評価 真崎 諒(芝浦工大), 吉田 有佑(芝浦工大), 天野 英晴(慶大), 宇佐美 公良(芝浦工大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年、IoTデバイスが急速に増加している。IoTデバイスの１つであるセンサーノードや小型医療デバイス等、必ずしも高い演算能力を必要としないものがある。しかし、それらは電源供給が困難な場所で使用されることが多く、限られたエネルギー資源の中で動作させ続けるためには、低消費エネルギー化が極めて重要になる。そこで本研究では、スタンダードセルを組み合わせて、構成されるデジタルオンチップメモリであるスタンダードセルメモリ(Standard Cell based Memory：SCM)に、複数の基板バイアスを印加するマルチボディバイアス制御を適用し、実チップを用いてSCMの消費エネルギーの評価を行った。プロセスは、基板バイアス効果が大きいFD-SOIデバイスの一つである薄膜BOX-SOI(Silicon on Thin-BOX：SOTB)を用いる。 |
| 抄録(英) | In recent years, IoT devices are rapidly increasing. One of the IoT devices is a sensor node and a small medical device etc. Since they are often used in places where power supply is difficult, low energy consumption is extremely important. Therefore, in this study, multi body-bias control is applied to SCM (Standard Cell based Memory), which is a digital on-chip memory configured by combining standard cells, and the energy consumption energy of SCM was evaluated using real chips. As the process technology, thin-film BOX-SOI (Silicon on Thin-BOX: SOTB) which is one of FD-SOI devices having a large body bias effect is used. |
| キーワード(和) | ボディバイアス / Standard Cell based Memory / 超低電圧 / 薄膜BOX-SOI |
| キーワード(英) | Body Bias / Standard Cell based Memory / Ultra low voltage / SOTB |
| 資料番号 | VLD2018-108,HWS2018-71 |
| 発行日 | 2019-02-20 (VLD, HWS) |
| 研究会情報 | |
| 研究会 | HWS / VLD |
|---|---|
| 開催期間 | 2019/2/27(から4日開催) |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Ken Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | Design Technology for System-on-Silicon, Hardware Security, etc. |
| 委員長氏名（和） | 松本 勉(横浜国大) / 峯岸 孝行(三菱電機) |
| 委員長氏名（英） | Tsutomu Matsumoto(Yokohama National Univ.) / Noriyuki Minegishi(Mitsubishi Electric) |
| 副委員長氏名（和） | 川村 信一(東芝) / 池田 誠(東大) / 戸川 望(早大) |
| 副委員長氏名（英） | Shinichi Kawamura(Toshiba) / Makoto Ikeda(Univ. of Tokyo) / Nozomu Togawa(Waseda Univ.) |
| 幹事氏名（和） | 三浦 典之(神戸大) / 国井 裕樹(セコム) / 新田 高庸(NTT) / 小平 行秀(会津大) |
| 幹事氏名（英） | Noriyuki Miura(Kobe Univ.) / Hiroki Kunii(SECOM) / Koyo Nitta(NTT) / Yukihide Kohira(Univ. of Aizu) |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Hardware Security / Technical Committee on VLSI Design Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 薄膜BOX-SOIと基板バイアス制御を用いた低消費電力スタンダードセルメモリの実チップによる評価 |
| サブタイトル（和） | |
| タイトル（英） | Evaluation of low power consumption Standard Cell Memory (SCM) using body-bias control in Silicon-on-Thin-BOX MOSFET:SOTB |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ボディバイアス / Body Bias |
| キーワード(2)（和/英） | Standard Cell based Memory / Standard Cell based Memory |
| キーワード(3)（和/英） | 超低電圧 / Ultra low voltage |
| キーワード(4)（和/英） | 薄膜BOX-SOI / SOTB |
| 第 1 著者 氏名（和/英） | 真崎 諒 / Ryo Magasaki |
| 第 1 著者 所属（和/英） | 芝浦工業大学(略称：芝浦工大) Shibaura Institute of Technology(略称：Shibaura Inst. of Tech.) |
| 第 2 著者 氏名（和/英） | 吉田 有佑 / Yusuke Yoshida |
| 第 2 著者 所属（和/英） | 芝浦工業大学(略称：芝浦工大) Shibaura Institute of Technology(略称：Shibaura Inst. of Tech.) |
| 第 3 著者 氏名（和/英） | 天野 英晴 / Hideharu Amano |
| 第 3 著者 所属（和/英） | 慶応義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 第 4 著者 氏名（和/英） | 宇佐美 公良 / Kimiyoshi Usami |
| 第 4 著者 所属（和/英） | 芝浦工業大学(略称：芝浦工大) Shibaura Institute of Technology(略称：Shibaura Inst. of Tech.) |
| 発表年月日 | 2019-02-28 |
| 資料番号 | VLD2018-108,HWS2018-71 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | VLD-457,HWS-458 |
| ページ範囲 | pp.91-96(VLD), pp.91-96(HWS), |
| ページ数 | 6 |
| 発行日 | 2019-02-20 (VLD, HWS) |