| 講演名 | 2019-02-27 電源ノイズの影響を考慮したフリップフロップの耐性改善 木下 湧矢(首都大東京), 三浦 幸也(首都大東京), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年，VLSI回路の微細化や電源電圧の低下に伴い，IR-dropのような電源ノイズによる回路動作への影響が問題となっている．SRAMに関しては電源ノイズによる誤動作の発生やその対策の提案などの研究が盛んに行われている．一方で，同じメモリ素子であるフリップフロップ（FF）に関しては，電源ノイズによる回路動作への影響や誤動作対策の研究例がほとんどない．筆者らは，FFが電源ノイズによって引き起こされる誤動作の原因を明らかにし，その対策として回路構造を変更した新しいFF回路を提案した．しかしながら提案した回路構造のうち，クロックドインバータ型FFに対しては誤動作耐性の効果が小さく，更なる改善の余地があった．そこで本研究ではクロックドインバータ型FFに対して誤動作耐性が向上しなかった原因について考察し，その改善策を提案する．この改善を適用したFF回路について，電源ノイズによる回路の誤動作耐性と回路性能の評価を行い，その有効性を示す． |
| 抄録(英) | With the scaling down and low-power operation of VLSI circuits, influence on circuit behavior by power supply noise such as IR-drop becomes noticeable. Error occurrence on SRAMs by power supply noise and several countermeasures have already been reported. On the other hand, similar study for FF (Flip-Flop) circuits that are one of memory elements is not popular than SRAMs. In our previous study, several new FF circuits which are countermeasures for errors have been developed. FFs of a transmission gate type had been showed good performance for power supply noise. However, effectiveness of a clocked inverter type for noise was small. In this study, we consider the cause of the low effectiveness for clocked inverter FFs and propose its improvement method. We verify the effectiveness for power supply noise of improved FFs and evaluate circuit performance by using circuit simulation. |
| キーワード(和) | 電源ノイズ / フリップフロップ / 誤動作 / ビット反転 / クロックドインバータ |
| キーワード(英) | Power Supply Noise / Flip-Flop / Error / Bit-Flip / Clocked Inverter |
| 資料番号 | DC2018-82 |
| 発行日 | 2019-02-20 (DC) |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2019/2/27(から1日開催) |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | VLSI設計とテストおよび一般 |
| テーマ（英） | VLSI Design and Test, etc. |
| 委員長氏名（和） | 福本 聡(首都大東京) |
| 委員長氏名（英） | Satoshi Fukumoto(Tokyo Metropolitan Univ.) |
| 副委員長氏名（和） | 高橋 寛(愛媛大) |
| 副委員長氏名（英） | Hiroshi Takahashi(Ehime Univ.) |
| 幹事氏名（和） | 金子 晴彦(東工大) / 新井 雅之(日大) |
| 幹事氏名（英） | Haruhiko Kaneko(Tokyo Inst. of Tech.) / Masayuki Arai(Nihon Univ.) |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Dependable Computing |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 電源ノイズの影響を考慮したフリップフロップの耐性改善 |
| サブタイトル（和） | |
| タイトル（英） | Improvement of Flip-Flop Performance Considering the Influence of Power Supply Noise |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 電源ノイズ / Power Supply Noise |
| キーワード(2)（和/英） | フリップフロップ / Flip-Flop |
| キーワード(3)（和/英） | 誤動作 / Error |
| キーワード(4)（和/英） | ビット反転 / Bit-Flip |
| キーワード(5)（和/英） | クロックドインバータ / Clocked Inverter |
| 第 1 著者 氏名（和/英） | 木下 湧矢 / Yuya Kinoshita |
| 第 1 著者 所属（和/英） | 首都大学東京(略称：首都大東京) Tokyo Metropolitan University(略称：Tokyo Metropolitan Univ.) |
| 第 2 著者 氏名（和/英） | 三浦 幸也 / Yukiya Miura |
| 第 2 著者 所属（和/英） | 首都大学東京(略称：首都大東京) Tokyo Metropolitan University(略称：Tokyo Metropolitan Univ.) |
| 発表年月日 | 2019-02-27 |
| 資料番号 | DC2018-82 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | DC-456 |
| ページ範囲 | pp.67-72(DC), |
| ページ数 | 6 |
| 発行日 | 2019-02-20 (DC) |