| 講演名 | 2019-02-27 コントローラのテスト活性化用状態圧縮法 池ヶ谷 祐輝(日大), 石山 悠太(日大), 細川 利典(日大), 山崎 紘史(日大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | VLSIのテストにおける課題の一つとして，テスト容易化設計回路の面積削減と故障検出効率の向上が挙げられる．その課題を解決するための手法の一つとして，レジスタ転送レベルにおけるパーシャルスキャン設計とテスト容易化機能的時間展開モデルの動作を実行するためのコントローラ拡大を用いたテスト容易化設計技術に着目する．この手法では，コントローラにおいて，テスト容易化機能的時間展開モデルの動作を実行するためにテスト動作制御・状態信号系列が与えられ，その系列を出力する状態遷移をコントローラの無効状態に設計する．テスト動作制御・状態信号系列長の総和が増大した場合，状態レジスタのビット幅を増加させる必要がある．本論文では，コントローラの面積オーバヘッドを削減するために，テスト動作制御・状態信号系列を圧縮する手法を提案する．高位レベルのベンチマーク回路に対する実験結果は，本提案手法はテスト動作制御・状態信号系列を圧縮しない場合と比較して，面積オーバヘッドを27~34%削減したことを示す． |
| 抄録(英) | One of the challenges on VLSI testing is to reduce the area overhead of design-for-testability and to increase the fault efficiency. To solve the challenge, we focus on a design-for-testability method using partial scan design and controller augmentation to execute the operations of easily testable functional time expansion models. In this method, when test operation control-status signal sequences to execute easily testable functional time expansion models are given, the state transitions on invalid states in controllers are designed such that the sequences are supplied to control signals of data-paths. When the total sum of the lengths for test operation control-status signal sequences is large, it is required to increase the bit width of a state register in controllers to augment the number of invalid states. In this paper, we propose a compaction method of test operation control-state signal sequences to reduce the area overhead of controllers. Experimental results for high-level benchmark circuits show that our proposed method reduces the area overhead by 27 to 34% compared with that without the compaction of test operation control-state signal sequences. |
| キーワード(和) | レジスタ転送レベル / テスト容易化機能的時間展開モデル / コントローラ拡大 / テスト活性化用状態 / テスト動作制御・状態信号系列 / 機能動作制御・状態信号系列 |
| キーワード(英) | register transfer level / easily testable functional time expansion models / controller augmentation / test sensitization states / test operation control-status signal sequences / functional operation control-status signal sequences |
| 資料番号 | DC2018-80 |
| 発行日 | 2019-02-20 (DC) |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2019/2/27(から1日開催) |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | VLSI設計とテストおよび一般 |
| テーマ（英） | VLSI Design and Test, etc. |
| 委員長氏名（和） | 福本 聡(首都大東京) |
| 委員長氏名（英） | Satoshi Fukumoto(Tokyo Metropolitan Univ.) |
| 副委員長氏名（和） | 高橋 寛(愛媛大) |
| 副委員長氏名（英） | Hiroshi Takahashi(Ehime Univ.) |
| 幹事氏名（和） | 金子 晴彦(東工大) / 新井 雅之(日大) |
| 幹事氏名（英） | Haruhiko Kaneko(Tokyo Inst. of Tech.) / Masayuki Arai(Nihon Univ.) |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Dependable Computing |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | コントローラのテスト活性化用状態圧縮法 |
| サブタイトル（和） | |
| タイトル（英） | A Compaction Method for Test Sensitization State in Controllers |
| サブタイトル（和） | |
| キーワード(1)（和/英） | レジスタ転送レベル / register transfer level |
| キーワード(2)（和/英） | テスト容易化機能的時間展開モデル / easily testable functional time expansion models |
| キーワード(3)（和/英） | コントローラ拡大 / controller augmentation |
| キーワード(4)（和/英） | テスト活性化用状態 / test sensitization states |
| キーワード(5)（和/英） | テスト動作制御・状態信号系列 / test operation control-status signal sequences |
| キーワード(6)（和/英） | 機能動作制御・状態信号系列 / functional operation control-status signal sequences |
| 第 1 著者 氏名（和/英） | 池ヶ谷 祐輝 / Yuki Ikegaya |
| 第 1 著者 所属（和/英） | 日本大学(略称：日大) Nihon University(略称：Nihon Univ.) |
| 第 2 著者 氏名（和/英） | 石山 悠太 / Yuta Ishiyama |
| 第 2 著者 所属（和/英） | 日本大学(略称：日大) Nihon University(略称：Nihon Univ.) |
| 第 3 著者 氏名（和/英） | 細川 利典 / Toshinori Hosokawa |
| 第 3 著者 所属（和/英） | 日本大学(略称：日大) Nihon University(略称：Nihon Univ.) |
| 第 4 著者 氏名（和/英） | 山崎 紘史 / Hiroshi Yamazaki |
| 第 4 著者 所属（和/英） | 日本大学(略称：日大) Nihon University(略称：Nihon Univ.) |
| 発表年月日 | 2019-02-27 |
| 資料番号 | DC2018-80 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | DC-456 |
| ページ範囲 | pp.55-60(DC), |
| ページ数 | 6 |
| 発行日 | 2019-02-20 (DC) |