講演名 | 2019-01-30 拡張ユークリッド互除法におけるLeading Zeroを利用した計算回数削減手法の提案 荻野 政樹(群馬大), 田中 勇樹(群馬大), 魏 書剛(群馬大), |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 剰余乗算逆数は,離散対数問題による解析のされにくさから公開鍵暗号方式の秘密鍵の生成に利用されており,従来から高速な計算手法が望まれている.剰余乗算逆数を高速に計算するアルゴリズムとして,拡張ユークリッド互除法を使う方法がある.本研究では,ユークリッド互除法の除算と乗算を高速に行うため,除算と乗算を減算回路と加算回路で実現するパイプライン構造を採用する.互除法により,除算と乗算の演算数が小さくなることに着目し,Leading Zero回路を導入することにより,乗算と乗算における減算と加算の回数を大幅に削減する.数値計算の実験を行い,加減算の回数が約35%削減できることを示し,提案の演算回路の高速性を明らかにしている. |
抄録(英) | The modular multiplication inverse is used to generate the secret key of the public key cryptosystem from the difficulty of analysis due to the discrete logarithm problem, and high speed computation method has been desired conventionally. The extended Euclidean algorithm is an algorithm to calculate the modular multiplication inverse at high speed. In this study, the division and multiplication of the extended Euclidean algorithm are computed by using a subtraction circuit and an addition circuit with a pipeline structure. To reduce the times of the subtractions and additions in the division and multiplication of the extended Euclidean algorithm, we introduce Leading Zero circuit into the controlling unit. By experiments with some numeral computations, it is shown that a high speed modular multiplication inverse can be achieved. |
キーワード(和) | 剰余乗算逆数 / 拡張ユークリッド互除法 / リーディングゼロ |
キーワード(英) | Modular multiplicative inverse / Extended euclidean algorithm / Leading zero |
資料番号 | VLD2018-73,CPSY2018-83,RECONF2018-47 |
発行日 | 2019-01-23 (VLD, CPSY, RECONF) |
研究会情報 | |
研究会 | IPSJ-SLDM / RECONF / VLD / CPSY / IPSJ-ARC |
---|---|
開催期間 | 2019/1/30(から2日開催) |
開催地(和) | 慶応義塾大学 日吉キャンパス 来往舎 |
開催地(英) | Raiosha, Hiyoshi Campus, Keio University |
テーマ(和) | FPGA応用および一般 |
テーマ(英) | FPGA Applications, etc. |
委員長氏名(和) | 田宮 豊(富士通研) / 本村 真人(北大) / 峯岸 孝行(三菱電機) / 中野 浩嗣(広島大) / 井上 弘士(九大) |
委員長氏名(英) | Yutaka Tamiya(Fujitsu Lab.) / Masato Motomura(Hokkaido Univ.) / Noriyuki Minegishi(Mitsubishi Electric) / Koji Nakano(Hiroshima Univ.) / Koji Inoue(Kyushu Univ.) |
副委員長氏名(和) | / 柴田 裕一郎(長崎大) / 佐野 健太郎(理研) / 戸川 望(早大) / 入江 英嗣(東大) / 三吉 貴史(富士通研) |
副委員長氏名(英) | / Yuichiro Shibata(Nagasaki Univ.) / Kentaro Sano(RIKEN) / Nozomu Togawa(Waseda Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Takashi Miyoshi(Fujitsu) |
幹事氏名(和) | 柴田 誠也(NEC) / 密山 幸男(高知工科大) / 細谷 英一(NTT) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 新田 高庸(NTT) / 小平 行秀(会津大) / 大川 猛(宇都宮大) / 高前田 伸也(北大) / 近藤 正章(東大) / 塩谷 亮太(名大) / 田中 美帆(富士通研) / 長谷川 揚平(東芝メモリ) |
幹事氏名(英) | Seiya Shibata(NEC) / Yukio Mitsuyama(Kochi Univ. of Tech.) / Eiichi Hosoya(NTT) / Kazuya Tanigawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Koyo Nitta(NTT) / Yukihide Kohira(Univ. of Aizu) / Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(Hokkaido Univ.) / Masaaki Kondo(Univ. of Tokyo) / Ryota Shioya(Nagoya Univ.) / Miho Tanaka(Fujitsu Lab.) / Yohei Hasegawa(Toshiba Memory) |
幹事補佐氏名(和) | / 小林 悠記(NEC) / 中原 啓貴(東工大) / / 伊藤 靖朗(広島大) / 津邑 公暁(名工大) |
幹事補佐氏名(英) | / Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) / / Yasuaki Ito(Hiroshima Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) |
講演論文情報詳細 | |
申込み研究会 | Special Interest Group on System and LSI Design Methodology / Technical Committee on Reconfigurable Systems / Technical Committee on VLSI Design Technologies / Technical Committee on Computer Systems / Special Interest Group on System Architecture |
---|---|
本文の言語 | JPN |
タイトル(和) | 拡張ユークリッド互除法におけるLeading Zeroを利用した計算回数削減手法の提案 |
サブタイトル(和) | |
タイトル(英) | Proposal of reduction method of calculations by using Leading Zero in the Extended Euclidean Algorithm |
サブタイトル(和) | |
キーワード(1)(和/英) | 剰余乗算逆数 / Modular multiplicative inverse |
キーワード(2)(和/英) | 拡張ユークリッド互除法 / Extended euclidean algorithm |
キーワード(3)(和/英) | リーディングゼロ / Leading zero |
第 1 著者 氏名(和/英) | 荻野 政樹 / Masaki Ogino |
第 1 著者 所属(和/英) | 群馬大学(略称:群馬大) Gunma University(略称:Gunma Univ.) |
第 2 著者 氏名(和/英) | 田中 勇樹 / Yuki Tanaka |
第 2 著者 所属(和/英) | 群馬大学(略称:群馬大) Gunma University(略称:Gunma Univ.) |
第 3 著者 氏名(和/英) | 魏 書剛 / Shugang Wei |
第 3 著者 所属(和/英) | 群馬大学(略称:群馬大) Gunma University(略称:Gunma Univ.) |
発表年月日 | 2019-01-30 |
資料番号 | VLD2018-73,CPSY2018-83,RECONF2018-47 |
巻番号(vol) | vol.118 |
号番号(no) | VLD-430,CPSY-431,RECONF-432 |
ページ範囲 | pp.7-12(VLD), pp.7-12(CPSY), pp.7-12(RECONF), |
ページ数 | 6 |
発行日 | 2019-01-23 (VLD, CPSY, RECONF) |