| 講演名 | 2019-01-23 単一磁束量子ゲートレベルパイプラインマイクロプロセッサに向けた30GHzデータパスの開発 長岡 一起(名大), 畑中 湧貴(三菱電機), 松井 裕一(名大), 石田 浩貴(九大), 田中 雅光(名大), 佐野 京佑(名大), 山下 太郎(名大), 小野 貴継(九大), 井上 弘士(九大), 藤巻 朗(名大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 我々はCMOSマイクロプロセッサを凌駕する高スループットを実現することを目的として、単一磁束量子（SFQ）マイクロプロセッサの開発に着手した。現在までに動作実証されたSFQマイクロプロセッサは全て、データ処理方式にビットシリアル処理を採用していた。これは、回路の複雑さを低減して設計を容易にすることを狙ったものだが、反面、スループット性能を制限することに繋がる。CMOSマイクロプロセッサを超える高いスループットを得るためには、ビットパラレル処理の導入が不可欠となる。我々はビットパラレル処理を用い、論理ゲート毎にパイプラインステージを構成するゲートレベルパイプライン構造を用いることで、高スループット化を行った。本研究では、ビットパラレルSFQマイクロプロセッサ実現のために、大規模要素回路でタイミング設計の困難なデータパスの設計と高周波動作の評価を行った。算術論理演算回路（ALU）とレジスタファイルを統合してレイアウトを行うことで、高周波動作を可能にした。データパス上での加算命令実行ならびに減算命令実行の正常動作を確認し、演算結果の書き込み先レジスタでは、部分動作ではあるが約30GHzまでの高周波動作を確認した。 |
| 抄録(英) | We have started development of high-throughput single-flux-quantum (SFQ) microprocessors with the aim of higher throughput performance beyond CMOS microprocessors. All of the demonstrated microprocessors based on SFQ logic employed bit-serial processing. The bit-serial processing leads to reduction of complexity and ease of design, but it limits throughput. It is necessary to introduce bit-parallel processing for obtaining higher throughput beyond CMOS microprocessors. We can expect significant improvement in the throughput performance by introducing bit-parallel processing and a gate-level pipelined structure, in which pipeline processing is performed logic gate by logic gate. In this study, to realize bit-parallel SFQ microprocessors, we designed and evaluated a datapath that was the most complex circuit in a microprocessor. We integrated an arithmetic logic unit (ALU) and a register file to increase the operation frequency. We confirmed correct operation of addition and subtraction instructions and part of write-back operation of the register file up to approximately 30GHz. |
| キーワード(和) | SFQ回路 / マイクロプロセッサ / ゲートレベルパイプライン / ビットパラレル処理 |
| キーワード(英) | SFQ circuit / Micorprocessor / Gate-level-pipeline / Bit-parallel processing |
| 資料番号 | SCE2018-30 |
| 発行日 | 2019-01-16 (SCE) |
| 研究会情報 | |
| 研究会 | SCE |
|---|---|
| 開催期間 | 2019/1/23(から1日開催) |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | |
| テーマ（和） | 信号処理基盤技術及び応用、一般 |
| テーマ（英） | |
| 委員長氏名（和） | 明連 広昭(埼玉大) |
| 委員長氏名（英） | Hiroaki Myoren(Saitama Univ.) |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | 山下 太郎(名大) / 竹内 尚輝(横浜国大) |
| 幹事氏名（英） | Taro Yamashita(Nagoya Univ.) / Naoki Takeuchi(Yokohama National Univ.) |
| 幹事補佐氏名（和） | 赤池 宏之(大同大) |
| 幹事補佐氏名（英） | Hiroyuki Akaike(Daido Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Superconductive Electronics |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 単一磁束量子ゲートレベルパイプラインマイクロプロセッサに向けた30GHzデータパスの開発 |
| サブタイトル（和） | |
| タイトル（英） | Development of 30-GHz Datapath for Bit-Parallel, Gate-Level-Pipelined Rapid Single-Flux-Quantum Microprocessors |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SFQ回路 / SFQ circuit |
| キーワード(2)（和/英） | マイクロプロセッサ / Micorprocessor |
| キーワード(3)（和/英） | ゲートレベルパイプライン / Gate-level-pipeline |
| キーワード(4)（和/英） | ビットパラレル処理 / Bit-parallel processing |
| 第 1 著者 氏名（和/英） | 長岡 一起 / Ikki Nagaoka |
| 第 1 著者 所属（和/英） | 名古屋大学(略称：名大) Nagoya University(略称：Nagoya Univ) |
| 第 2 著者 氏名（和/英） | 畑中 湧貴 / Yuki Hatanaka |
| 第 2 著者 所属（和/英） | 三菱電機(略称：三菱電機) Mitsubishi Electric(略称：Mitsubishi Elec) |
| 第 3 著者 氏名（和/英） | 松井 裕一 / Yuichi Matsui |
| 第 3 著者 所属（和/英） | 名古屋大学(略称：名大) Nagoya University(略称：Nagoya Univ) |
| 第 4 著者 氏名（和/英） | 石田 浩貴 / Koki Ishida |
| 第 4 著者 所属（和/英） | 九州大学(略称：九大) Kyushu University(略称：Kyushu Univ) |
| 第 5 著者 氏名（和/英） | 田中 雅光 / Masamitsu Tanaka |
| 第 5 著者 所属（和/英） | 名古屋大学(略称：名大) Nagoya University(略称：Nagoya Univ) |
| 第 6 著者 氏名（和/英） | 佐野 京佑 / Kyosuke Sano |
| 第 6 著者 所属（和/英） | 名古屋大学(略称：名大) Nagoya University(略称：Nagoya Univ) |
| 第 7 著者 氏名（和/英） | 山下 太郎 / Taro Yamashita |
| 第 7 著者 所属（和/英） | 名古屋大学(略称：名大) Nagoya University(略称：Nagoya Univ) |
| 第 8 著者 氏名（和/英） | 小野 貴継 / Takatsugu Ono |
| 第 8 著者 所属（和/英） | 九州大学(略称：九大) Kyushu University(略称：Kyushu Univ) |
| 第 9 著者 氏名（和/英） | 井上 弘士 / Koji Inoue |
| 第 9 著者 所属（和/英） | 九州大学(略称：九大) Kyushu University(略称：Kyushu Univ) |
| 第 10 著者 氏名（和/英） | 藤巻 朗 / Akira Fujimaki |
| 第 10 著者 所属（和/英） | 名古屋大学(略称：名大) Nagoya University(略称：Nagoya Univ) |
| 発表年月日 | 2019-01-23 |
| 資料番号 | SCE2018-30 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | SCE-415 |
| ページ範囲 | pp.29-34(SCE), |
| ページ数 | 6 |
| 発行日 | 2019-01-16 (SCE) |