情報・システム-リコンフィギャラブルシステム(開催日:2022/11/28)

タイトル/著者/発表日/資料番号
動作電圧引き下げによる低消費電力ニューラルネットワークのための6T-8TハイブリッドSRAM

余 若曦(千葉大),  難波 一輝(千葉大),  

[発表日]2022-11-28
[資料番号]VLD2022-24,ICD2022-41,DC2022-40,RECONF2022-47
集合対間配線問題に対するSATを用いた配線手法

長倉 光輝(東京農工大),  横屋 凛太郎(東京農工大),  藤吉 邦洋(東京農工大),  

[発表日]2022-11-28
[資料番号]VLD2022-21,ICD2022-38,DC2022-37,RECONF2022-44
近似演算を用いる乗算器に対するテストパターン削減について

東海 翔午(徳島大),  赤松 大地(徳島大),  四柳 浩之(徳島大),  橋爪 正樹(徳島大),  

[発表日]2022-11-28
[資料番号]VLD2022-23,ICD2022-40,DC2022-39,RECONF2022-46
多様なCGRAを実現するDiplomacyを活用した設計手法の検討

小島 拓也(東大/JSTさきがけ),  齋藤 真(東大),  中村 宏(東大),  

[発表日]2022-11-28
[資料番号]VLD2022-22,ICD2022-39,DC2022-38,RECONF2022-45
FPGA-SoMを用いたASIC試作チップ評価システムの構築

今井 雅(弘前大),  吉瀬 謙二(東工大),  米田 友洋(NII),  

[発表日]2022-11-28
[資料番号]VLD2022-19,ICD2022-36,DC2022-35,RECONF2022-42
並列プレフィックス加算器の構造・桁並び同時最適化に関する考察

金子 峰雄(北陸先端大),  

[発表日]2022-11-28
[資料番号]VLD2022-20,ICD2022-37,DC2022-36,RECONF2022-43
自律駆動DMAエンジンを搭載したFPGA演算システム

横野 智也(NTT),  山部 芳朗(NTT),  田仲 顕至(NTT),  有川 勇輝(NTT),  石崎 晃朗(NTT),  

[発表日]2022-11-29
[資料番号]VLD2022-28,ICD2022-45,DC2022-44,RECONF2022-51
イジングモデル係数へのノイズ付与によるイジングマシン高精度化手法

吉村 友和(早大),  白井 達彦(早大),  多和田 雅師(早大),  戸川 望(早大),  

[発表日]2022-11-29
[資料番号]VLD2022-34,ICD2022-51,DC2022-50,RECONF2022-57
RTL故障診断容易化設計に基づくテスト生成法

千田 祐弥(日大),  細川 利典(日大),  山崎 浩二(明大),  

[発表日]2022-11-29
[資料番号]VLD2022-26,ICD2022-43,DC2022-42,RECONF2022-49
スケーラブル型全結合イジングマシン内部の相互作用半減による独立した2つのイジングマシンの実装

北原 伸次朗(東京理科大),  遠藤 あかり(東京理科大),  惠 太一(東京理科大),  河原 尊之(東京理科大),  

[発表日]2022-11-29
[資料番号]VLD2022-31,ICD2022-48,DC2022-47,RECONF2022-54
外部磁場の調整によるイジングマシンへの初期解擬似導入手法

川上 蒼馬(早大),  巴 徳瑪(NTT),  大野 乾太郎(NTT),  八木 哲志(NTT),  寺本 純司(NTT),  戸川 望(早大),  

[発表日]2022-11-29
[資料番号]VLD2022-35,ICD2022-52,DC2022-51,RECONF2022-58
識別可能ハードウェア要素ペア数最大化のためのコントローラの制御信号のドントケア割当て法

大塚 裕衣(日大),  千田 祐弥(日大),  徐 浩豊(日大),  細川 利典(日大),  山崎 浩二(明大),  

[発表日]2022-11-29
[資料番号]VLD2022-25,ICD2022-42,DC2022-41,RECONF2022-48
暗号モジュール搭載チップのシステムレベルセキュリティ評価

松丸 琢弥(神戸大),  門田 和樹(神戸大),  沖殿 貴朗(SCU),  三木 拓司(神戸大),  永田 真(神戸大),  

[発表日]2022-11-29
[資料番号]VLD2022-32,ICD2022-49,DC2022-48,RECONF2022-55
組込み自己テストにおける複数ランダムパターンレジスタント縮退故障のシード生成法

三浦 怜(日大),  細川 利典(日大),  吉村 正義(京都産大),  

[発表日]2022-11-29
[資料番号]VLD2022-27,ICD2022-44,DC2022-43,RECONF2022-50
セキュア半導体システムにおける電源結合網の評価

眞柴 将(神戸大),  門田 和樹(神戸大),  沖殿 貴朗(SCU),  三木 拓司(神戸大),  永田 真(神戸大),  

[発表日]2022-11-29
[資料番号]VLD2022-33,ICD2022-50,DC2022-49,RECONF2022-56
M-KUBOSマルチFPGAシステムにおけるHLS向けメッセージパッシングインタフェースの実装

弘中 和衛(慶大),  飯塚 健介(慶大),  天野 英晴(慶大),  

[発表日]2022-11-29
[資料番号]VLD2022-29,ICD2022-46,DC2022-45,RECONF2022-52
基底状態の破壊を検出可能な係数分割によるイジングモデルのビット幅削減

谷地 悠太(早大),  多和田 雅師(早大),  戸川 望(早大),  

[発表日]2022-11-29
[資料番号]VLD2022-37,ICD2022-54,DC2022-53,RECONF2022-60
イジングマシンを繰り返し用いるイテレーティブアニーリング手法と組合せ最適化問題の評価

深田 佳佑(早大),  パリジ マチュー(早大/富士通),  富田 憲範(富士通),  戸川 望(早大),  

[発表日]2022-11-29
[資料番号]VLD2022-36,ICD2022-53,DC2022-52,RECONF2022-59
マルチFPGAシステムの高位合成シミュレーション手法に関する検討

池原 陽大(長崎大),  本吉 圭吾(長崎大),  福田 航生(長崎大),  眞邉 泰斗(長崎大),  柴田 裕一郎(長崎大),  上野 知洋(理研),  佐野 健太郎(理研),  

[発表日]2022-11-29
[資料番号]VLD2022-30,ICD2022-47,DC2022-46,RECONF2022-53
FPGAにおける差動信号入力を用いた確率共鳴回路の設計と試作

塚原 彰彦(東京電機大),  趙 崇貴(東京電機大),  田中 慶太(東京電機大),  本間 章彦(東京電機大),  内川 義則(東京電機大),  

[発表日]2022-11-30
[資料番号]VLD2022-49,ICD2022-66,DC2022-65,RECONF2022-72
12>> 1-20hit(37hit)