情報・システム-リコンフィギャラブルシステム(開催日:2013/01/09)

タイトル/著者/発表日/資料番号
表紙

,  

[発表日]2013/1/9
[資料番号]
目次

,  

[発表日]2013/1/9
[資料番号]
再構成可能デバイスMPLDのアーキテクチャ評価(FPGAアーキテクチャー, FPGA応用及び一般)

山下 智也,  稲木 雅人,  谷川 一哉,  弘中 哲夫,  石黒 隆,  

[発表日]2013/1/9
[資料番号]VLD2012-107,CPSY2012-56,RECONF2012-61
Altera FPGAにおけるGALS-NoCとその設計手法(FPGAアーキテクチャー, FPGA応用及び一般)

方波見 英基,  齋藤 寛,  

[発表日]2013/1/9
[資料番号]VLD2012-108,CPSY2012-57,RECONF2012-62
配線領域を分割した三次元FPGAの一提案(FPGAアーキテクチャー, FPGA応用及び一般)

岩井 佑介,  趙 謙,  尼崎 太樹,  飯田 全広,  久我 守弘,  末吉 敏則,  

[発表日]2013/1/9
[資料番号]VLD2012-109,CPSY2012-58,RECONF2012-63
異なるビット幅を扱う浮動小数点データストリーム圧縮ハードウェアの性能評価(FPGA回路, FPGA応用及び一般)

上野 知洋,  高野 芳彰,  佐野 健太郎,  山本 悟,  

[発表日]2013/1/9
[資料番号]VLD2012-110,CPSY2012-59,RECONF2012-64
並列インデックス生成器を用いたIPv6検索アーキテクチャに関して(FPGA回路, FPGA応用及び一般)

中原 啓貴,  笹尾 勤,  松浦 宗寛,  

[発表日]2013/1/9
[資料番号]VLD2012-111,CPSY2012-60,RECONF2012-65
DC-DCコンバータ制御用ニューラルネットワークのFPGA実装(FPGA回路, FPGA応用及び一般)

山邉 芳彦,  元村 正志,  山下 健太郎,  丸田 英徳,  柴田 裕一郎,  小栗 清,  黒川 不二雄,  

[発表日]2013/1/9
[資料番号]VLD2012-112,CPSY2012-61,RECONF2012-66
ノーマリーオフコンピューティングへの挑戦(招待講演, FPGA応用及び一般)

中村 宏,  

[発表日]2013/1/9
[資料番号]VLD2012-113,CPSY2012-62,RECONF2012-67
SD数の2値符号化による算術演算回路の最適化設計と性能評価(回路設計, FPGA応用及び一般)

小林 拓矢,  茂木 和弘,  魏 書剛,  

[発表日]2013/1/9
[資料番号]VLD2012-114,CPSY2012-63,RECONF2012-68
SD数演算を用いたRSA暗号処理回路の設計と性能評価(回路設計, FPGA応用及び一般)

浅岡 隼一,  田中 勇樹,  魏 書剛,  

[発表日]2013/1/9
[資料番号]VLD2012-115,CPSY2012-64,RECONF2012-69
パワースイッチ駆動回路の自動生成と実装設計における評価(回路設計, FPGA応用及び一般)

宮内 誠,  工藤 優,  宇佐美 公良,  

[発表日]2013/1/9
[資料番号]VLD2012-116,CPSY2012-65,RECONF2012-70
Cコンパイラの算術最適化のランダムテストにおける式生成の強化(応用設計, FPGA応用及び一般)

永井 絵里子,  橋本 淳史,  石浦 菜岐佐,  

[発表日]2013/1/9
[資料番号]VLD2012-117,CPSY2012-66,RECONF2012-71
オンチップ・リークモニタによるランタイム・パワーゲーティングの制御にむけた損益分岐点の評価(応用設計, FPGA応用及び一般)

松永 健作,  天野 英晴,  工藤 優,  坂本 龍一,  太田 雄也,  並木 美太郎,  小西 奈緒,  宇佐美 公良,  

[発表日]2013/1/9
[資料番号]VLD2012-118,CPSY2012-67,RECONF2012-72
機械語の複数部分を高速化するCPU密結合型ハードウェアアクセラレータ(応用設計, FPGA応用及び一般)

佐竹 俊亮,  石浦 菜岐佐,  田村 真平,  冨山 宏之,  神原 弘之,  

[発表日]2013/1/9
[資料番号]VLD2012-119,CPSY2012-68,RECONF2012-73
薄膜BOX-SOIにおける基板バイアス効果を利用した動的なマルチVth設計の検討(物理設計, FPGA応用及び一般)

網代 慎也,  工藤 優,  宇佐美 公良,  

[発表日]2013/1/9
[資料番号]VLD2012-120,CPSY2012-69,RECONF2012-74
最小コストフローを用いた,指定長配線の改良手法(物理設計, FPGA応用及び一般)

山根 一夫,  藤吉 邦洋,  

[発表日]2013/1/9
[資料番号]VLD2012-121,CPSY2012-70,RECONF2012-75
Alliance EDAツールセットとディープサブミクロンプロセス対応λルールベースセルライブラリによるRohmO.18μmチップ試作検証配置配線ツールの試行(物理設計, FPGA応用及び一般)

細川 達也,  清水 尚彦,  

[発表日]2013/1/9
[資料番号]VLD2012-122,CPSY2012-71,RECONF2012-76
リング接続を利用しデータ移動を最小限にするアクセラレータの提案(計算機アーキテクチャー, FPGA応用及び一般)

関 賀,  姚 駿,  中島 康彦,  

[発表日]2013/1/9
[資料番号]VLD2012-123,CPSY2012-72,RECONF2012-77
優先度逆転を考慮した優先度付きオンチップネットワークの設計と実装(計算機アーキテクチャー, FPGA応用及び一般)

石田 匠,  山崎 大輝,  谷口 将一,  水頭 一壽,  松谷 宏紀,  山崎 信行,  

[発表日]2013/1/9
[資料番号]VLD2012-124,CPSY2012-73,RECONF2012-78
12>> 1-20hit(35hit)