情報・システム-ディペンダブルコンピューティング(開催日:2015/12/01)

タイトル/著者/発表日/資料番号
メモリの隣接パタン依存故障テストに対するバックグラウンド列の生成

上岡 真也(奈良先端大),  米田 友和(奈良先端大),  大和 勇太(奈良先端大),  井上 美智子(奈良先端大),  

[発表日]2015-12-01
[資料番号]VLD2015-40,DC2015-36
セルラニューラルネットワークのシミュレータ開発と評価

亀田 友哉(奈良先端大),  木村 睦(龍谷大),  中島 康彦(奈良先端大),  

[発表日]2015-12-01
[資料番号]CPSY2015-63
モンテカルロ法に基づくタイミング歩留り解析の高速化

粟野 皓光(京大),  佐藤 高史(京大),  

[発表日]2015-12-01
[資料番号]VLD2015-43,DC2015-39
リモートGPUクラスタを用いたドキュメント指向型データベースの性能評価

森島 信(慶大),  松谷 宏紀(慶大),  

[発表日]2015-12-01
[資料番号]CPSY2015-61
スイッチ内アクセラレーションの実現のための部分再構成

天野 英晴(慶大),  櫻井 祐市(慶大),  鶴田 千晴(慶大),  

[発表日]2015-12-01
[資料番号]RECONF2015-49
GPUをもちいたホールスラスタ・シミュレーションの割り付け処理の高速化の検討

宮島 敬明(JAXA),  張 科寅(JAXA),  藤田 直行(JAXA),  

[発表日]2015-12-01
[資料番号]CPSY2015-62
遅延故障検査容易化回路を用いる同時検査対象経路選択条件の検討

森 亮介(徳島大),  四柳 浩之(徳島大),  橋爪 正樹(徳島大),  

[発表日]2015-12-01
[資料番号]VLD2015-41,DC2015-37
隣接線の信号遷移による遅延変動を用いる半断線故障の判別法について

伊勢 幸太郎(徳島大),  四柳 浩之(徳島大),  橋爪 正樹(徳島大),  樋上 喜信(愛媛大),  高橋 寛(愛媛大),  

[発表日]2015-12-01
[資料番号]VLD2015-42,DC2015-38
ゲートレベルパイプライン型自己同期回路を用いた楕円曲線デジタル署名アルゴリズムの実装について

田村 雅人(東大),  池田 誠(東大),  

[発表日]2015-12-01
[資料番号]VLD2015-39,DC2015-35
[フェロー記念講演]再構成可能チップと高位合成、EDA事業運営

若林 一敏(NEC),  

[発表日]2015-12-01
[資料番号]
[招待講演]4K・8K超高精細映像の配信に向けた映像符号化ハードウェア技術

大西 隆之(NTT),  岩崎 裕江(NTT),  清水 淳(NTT),  

[発表日]2015-12-01
[資料番号]CPM2015-127,ICD2015-52
[フェロー記念講演]VLSIテスト技術によるシステムディペンダビリティ向上への期待

梶原 誠司(九工大),  

[発表日]2015-12-01
[資料番号]VLD2015-44,CPM2015-128,ICD2015-53,CPSY2015-64,DC2015-40,RECONF2015-51
Scan Segmentation Approach to Magnify Detection Sensitivity for Tiny Hardware Trojan

Fakir Sharif Hossain(奈良先端大),  米田 友和(奈良先端大),  井上 美智子(奈良先端大),  

[発表日]2015-12-01
[資料番号]VLD2015-38,DC2015-34
並列処理指向・光再構成型ゲートアレイへのTMR実装

伊藤 芳純(静岡大),  渡邊 実(静岡大),  

[発表日]2015-12-01
[資料番号]RECONF2015-47
光再構成型ゲートアレイの反転コンフィギュレーション手法のフォールトトレランス評価

榛葉 大樹(静岡大),  渡邊 実(静岡大),  

[発表日]2015-12-01
[資料番号]RECONF2015-48
FPGAを用いた動的再構成可能PLAとDSLベースの設計開発手法の検討

三好 健文(わさらぼ/イーツリーズ・ジャパン),  中原 啓貴(愛媛大),  船田 悟史(イーツリーズ・ジャパン),  

[発表日]2015-12-01
[資料番号]RECONF2015-50
[招待講演]ICチップの真正性の確保と対策

永田 真(神戸大),  

[発表日]2015-12-01
[資料番号]CPM2015-126,ICD2015-51
CMOS回路の1次元レイアウト面積最小化問題に対する高速化のためのSATへの定式化

増子 駿(会津大),  小平 行秀(会津大),  

[発表日]2015-12-02
[資料番号]VLD2015-51,DC2015-47
配線遅延とクロックスキューを利用したフロアプラン指向FPGA高位合成手法

藤原 晃一(早大),  川村 一志(早大),  柳澤 政生(早大),  戸川 望(早大),  

[発表日]2015-12-02
[資料番号]VLD2015-54,DC2015-50
FPGA間通信で発生する諸問題

高山 尋考(筑波大),  山口 佳樹(筑波大),  

[発表日]2015-12-02
[資料番号]RECONF2015-54
1234>> 1-20hit(76hit)