情報・システム-ディペンダブルコンピューティング(開催日:2012/11/19)

タイトル/著者/発表日/資料番号
表紙

,  

[発表日]2012/11/19
[資料番号]
目次

,  

[発表日]2012/11/19
[資料番号]
Java仮想マシンを搭載した再構成可能なシステムのためのリソースシェアリング手法 : インスタンス生成タイミングでの再構成(動作合成(1),デザインガイア2012-VLSI設計の新しい大地-)

伊藤 仁貴,  田中 清史,  

[発表日]2012/11/19
[資料番号]VLD2012-59,DC2012-25
配列アクセス実行条件の厳密な解析に基づくスカラリプレイス技術(動作合成(1),デザインガイア2012-VLSI設計の新しい大地-)

竹鼻 宏晃,  瀬戸 謙修,  

[発表日]2012/11/19
[資料番号]VLD2012-60,DC2012-26
島内消費電力量見積もりにもとづく温度特性を考慮したRDRアーキテクチャ向け高位合成手法(動作合成(1),デザインガイア2012-VLSI設計の新しい大地-)

川村 一志,  柳澤 政生,  戸川 望,  

[発表日]2012/11/19
[資料番号]VLD2012-61,DC2012-27
組込みシステムのアーキテクチャ探索における性能ボトルネック解析(システム設計技術(1),デザインガイア2012-VLSI設計の新しい大地-)

安藤 友樹,  柴田 誠也,  本田 晋也,  冨山 宏之,  高田 広章,  

[発表日]2012/11/19
[資料番号]VLD2012-62,DC2012-28
再帰的仕様記述を用いた組合せ列挙ZDDの効率的な構築手法(システム設計技術(1),デザインガイア2012-VLSI設計の新しい大地-)

岩下 洋哲,  川原 純,  湊 真一,  

[発表日]2012/11/19
[資料番号]VLD2012-63,DC2012-29
Partially-Programmable Circuits with CAMs

松尾 惇士,  山下 茂,  吉田 浩章,  

[発表日]2012/11/19
[資料番号]VLD2012-64,DC2012-30
組込み自己テストによるフィールド高信頼化について(招待講演,デザインガイア2012-VLSI設計の新しい大地-)

梶原 誠司,  

[発表日]2012/11/19
[資料番号]VLD2012-65,DC2012-31
LUMIXミラーレス一眼Gシリーズの開発について(招待講演,デザインガイア2012-VLSI設計の新しい大地-)

房 忍,  

[発表日]2012/11/19
[資料番号]VLD2012-66,DC2012-32
鍵ベース構成のState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャ(セキュア設計,デザインガイア2012-VLSI設計の新しい大地-)

跡部 悠太,  史 又華,  柳澤 政生,  戸川 望,  

[発表日]2012/11/19
[資料番号]VLD2012-67,DC2012-33
Camellia暗号回路に対するスキャンベース攻撃手法(セキュア設計,デザインガイア2012-VLSI設計の新しい大地-)

小寺 博和,  柳澤 政生,  戸川 望,  

[発表日]2012/11/19
[資料番号]VLD2012-68,DC2012-34
歩留まり改善のための2つの遅延値に調整可能な遅延素子に対する遅延調整手法(セキュア設計,デザインガイア2012-VLSI設計の新しい大地-)

増子 駿,  小平 行秀,  

[発表日]2012/11/19
[資料番号]VLD2012-69,DC2012-35
ランダム・テレグラフ・ノイズに起因した組合せ回路遅延ゆらぎに対する基板バイアスの影響(ディペンダブル設計(1),デザインガイア2012-VLSI設計の新しい大地-)

松本 高士,  小林 和淑,  小野寺 秀俊,  

[発表日]2012/11/19
[資料番号]VLD2012-70,DC2012-36
低電力かつ省面積な耐ソフトエラー多重化フリップフロップ : DICE ACFF(ディペンダブル設計(1),デザインガイア2012-VLSI設計の新しい大地-)

久保田 勘人,  増田 政基,  小林 和淑,  

[発表日]2012/11/19
[資料番号]VLD2012-71,DC2012-37
商用FPGAのばらつきとBTIによる経年劣化(ディペンダブル設計(1),デザインガイア2012-VLSI設計の新しい大地-)

石井 翔平,  小林 和淑,  

[発表日]2012/11/19
[資料番号]VLD2012-72,DC2012-38
先見近傍解生成による焼きなまし法の並列化手法(最適化,デザインガイア2012-VLSI設計の新しい大地-)

太田 悠介,  伊藤 和人,  

[発表日]2012/11/19
[資料番号]VLD2012-73,DC2012-39
GPGPUによる準ニュートン法を用いた解析的配置の高速化手法(最適化,デザインガイア2012-VLSI設計の新しい大地-)

小平 行秀,  高島 康裕,  

[発表日]2012/11/19
[資料番号]VLD2012-74,DC2012-40
プログラマブル論理デバイスを対象とした配置配線問題の整数計画法に基づく定式化(最適化,デザインガイア2012-VLSI設計の新しい大地-)

西山 大樹,  稲木 雅人,  若林 真一,  永山 忍,  

[発表日]2012/11/19
[資料番号]VLD2012-75,DC2012-41
高位合成における繰り返し回数未決定ループに対する投機実行手法(動作合成(2),デザインガイア2012-VLSI設計の新しい大地-)

荒木 達真,  高瀬 英希,  高木 一義,  高木 直史,  

[発表日]2012/11/19
[資料番号]VLD2012-76,DC2012-42
123>> 1-20hit(54hit)