情報・システム-ディペンダブルコンピューティング(開催日:2011/02/07)

タイトル/著者/発表日/資料番号
表紙

,  

[発表日]2011/2/7
[資料番号]
目次

,  

[発表日]2011/2/7
[資料番号]
メモリテストプロセッサを用いたDDR3メモリモジュールテスタの開発(低消費電力テスト・メモリテスト,VLSI設計とテスト及び一般)

浅川 毅,  松埜 智,  土屋 秀和,  関 達也,  熊澤 慎一,  

[発表日]2011/2/7
[資料番号]DC2010-59
実速度スキャンテストベクトルに対する遷移タイミング考慮キャプチャ安全性判定(低消費電力テスト・メモリテスト,VLSI設計とテスト及び一般)

坂井 僚太,  宮瀬 絋平,  温 暁青,  麻生 正雄,  古川 寛,  大和 勇太,  梶原 誠司,  

[発表日]2011/2/7
[資料番号]DC2010-60
製造ばらつきを考慮したフィールドテストのためのクリティカルパス解析(フィールドテスト・製造ばらつき,VLSI設計とテスト及び一般)

柏崎 智史,  細川 利典,  吉村 正義,  

[発表日]2011/2/7
[資料番号]DC2010-61
統計的タイミング解析を用いたばらつき考慮テストメソドロジ(フィールドテスト・製造ばらつき,VLSI設計とテスト及び一般)

新谷 道広,  畠山 一実,  相京 隆,  

[発表日]2011/2/7
[資料番号]DC2010-62
テスト実行時における初期温度均一化のためのパターン生成法(フィールドテスト・製造ばらつき,VLSI設計とテスト及び一般)

小副川 絵美子,  米田 友和,  井上 美智子,  藤原 秀雄,  

[発表日]2011/2/7
[資料番号]DC2010-63
高精度遅延テストのためのテストパターン生成法(テスト生成,VLSI設計とテスト及び一般)

堀 慧悟,  米田 友和,  井上 美智子,  藤原 秀雄,  

[発表日]2011/2/7
[資料番号]DC2010-64
機能的時間展開モデルを用いたデータパス回路のテスト生成法(テスト生成,VLSI設計とテスト及び一般)

早川 鉄平,  細川 利典,  吉村 正義,  

[発表日]2011/2/7
[資料番号]DC2010-65
欠陥検出テストのためのテストパターン選択(テスト生成,VLSI設計とテスト及び一般)

古谷 博司,  酒井 孝郎,  樋上 喜信,  高橋 寛,  

[発表日]2011/2/7
[資料番号]DC2010-66
一次元FPGAアレイから二次元アレイに拡張したCIP回路(ディペンダブル・回路・検証,VLSI設計とテスト及び一般)

黎 江,  高橋 健一,  田向 権,  関根 優年,  

[発表日]2011/2/7
[資料番号]DC2010-67
ノイズパルスを考慮したデュアルエッジトリガフリップフロップの提案(ディペンダブル・回路・検証,VLSI設計とテスト及び一般)

三浦 幸也,  

[発表日]2011/2/7
[資料番号]DC2010-68
再構成可能オンチップデバッグ回路の面積削減に関する一考察(ディペンダブル・回路・検証,VLSI設計とテスト及び一般)

新井 雅之,  田畑 嘉裕,  岩崎 一彦,  

[発表日]2011/2/7
[資料番号]DC2010-69
複写される方へ

,  

[発表日]2011/2/7
[資料番号]
奥付

,  

[発表日]2011/2/7
[資料番号]
裏表紙

,  

[発表日]2011/2/7
[資料番号]