情報・システム-ディペンダブルコンピューティング(開催日:2007/02/02)

タイトル/著者/発表日/資料番号
表紙

,  

[発表日]2007/2/2
[資料番号]
目次

,  

[発表日]2007/2/2
[資料番号]
NoC Wrapper Optimization under Channel Bandwidth and Test Time Constraints

,  

[発表日]2007/2/2
[資料番号]DC2006-80
マルチサーバ型OSにおける可用性の向上(セッション1 : NoCテストとマルチサーバ型OS,VLSI設計とテスト及び一般)

尾崎 亮太,  日高 宗一郎,  児玉 和也,  丸山 勝巳,  

[発表日]2007/2/2
[資料番号]DC2006-81
順序回路用故障シミュレーションにおけるコンパイル方式の適用と効果について(セッション2 : 故障シミュレーションと故障診断, VLSI設計とテスト及び一般)

藤井 秀雄,  谷口 謙二郎,  梶原 誠司,  温 暁青,  

[発表日]2007/2/2
[資料番号]DC2006-82
正当化経路に着目した故障診断向きテスト生成に関する一考察(セッション2 : 故障シミュレーションと故障診断, VLSI設計とテスト及び一般)

田本 安充,  山崎 浩二,  細川 利典,  

[発表日]2007/2/2
[資料番号]DC2006-83
遷移遅延故障に対する高品質テスト生成手法について(セッション3 : テスト生成, VLSI設計とテスト及び一般)

森島 翔平,  山本 真裕,  梶原 誠司,  温 暁青,  福永 昌勉,  畠山 一実,  相京 隆,  

[発表日]2007/2/2
[資料番号]DC2006-84
ゲートレベルを用いたトランジスタショートに対するテスト生成法(セッション3 : テスト生成, VLSI設計とテスト及び一般)

樋上 喜信,  / 高橋 寛,  小林 真也,  高松 雄三,  

[発表日]2007/2/2
[資料番号]DC2006-85
テスト生成における決定ノードの有効性解析(セッション3 : テスト生成, VLSI設計とテスト及び一般)

大森 悠翔,  細川 利典,  吉村 正義,  山崎 浩二,  

[発表日]2007/2/2
[資料番号]DC2006-86
Reduction in Over-Testing of Delay Faults through False Paths Identification Using RTL Information

,  

[発表日]2007/2/2
[資料番号]DC2006-87
無閉路可検査順序回路のクラス拡張に関する考察(セッション4 : オーバテストとテスト生成複雑度, VLSI設計とテスト及び一般)

岡 伸也,  / 市原 英行,  井上 智生,  藤原 秀雄,  

[発表日]2007/2/2
[資料番号]DC2006-88
2重クロックパルス法の実現とばらつき耐性の評価(セッション5 : アナログ回路テスト, VLSI設計とテスト及び一般)

三浦 幸也,  

[発表日]2007/2/2
[資料番号]DC2006-89
ディジタル回路の適応検査を応用したアナログ回路の故障診断(セッション5 : アナログ回路テスト, VLSI設計とテスト及び一般)

加藤 二郎,  三浦 幸也,  

[発表日]2007/2/2
[資料番号]DC2006-90
複写される方へ

,  

[発表日]2007/2/2
[資料番号]
奥付

,  

[発表日]2007/2/2
[資料番号]