情報・システム-ディペンダブルコンピューティング(開催日:2004/11/25)

タイトル/著者/発表日/資料番号
表紙

,  

[発表日]2004/11/25
[資料番号]
目次

,  

[発表日]2004/11/25
[資料番号]
充足可能性判定を用いたCMOS論理セルレイアウトの階層的生成手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)

飯塚 哲也,  池田 誠,  浅田 邦博,  

[発表日]2004/11/25
[資料番号]VLD2004-61,ICD2004-147,DC2004-47
高速トランジスタ配置を用いたセル内寄生見積もり手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)

吉田 浩章,  /,  池田 誠,  浅田 邦博,  

[発表日]2004/11/25
[資料番号]VLD2004-62,ICD2004-148,DC2004-48
遅延変動を考慮したスタンダードセルライブラリの構築と評価(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)

小暮 千賀明,  今井 雅,  近藤 正章,  中村 宏,  南谷 崇,  

[発表日]2004/11/25
[資料番号]VLD2004-63,ICD2004-149,DC2004-49
システム液晶のための配線容量抽出手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)

内田 好弘,  谷 貞宏,  橋本 昌宜,  築山 修治,  白川 功,  

[発表日]2004/11/25
[資料番号]VLD2004-64,ICD2004-150,DC2004-50
3D BSG構造を用いた3次元パッキング表現手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)

山岸 弘和,  二宮 洋,  浅井 秀樹,  

[発表日]2004/11/25
[資料番号]VLD2004-65,ICD2004-151,DC2004-51
束データ方式非同期回路における低消費電力ハンドシェイクプロトコルの性能及びコスト評価(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)

清水 雅一,  阿部 公輝,  

[発表日]2004/11/25
[資料番号]VLD2004-66,ICD2004-152,DC2004-52
動的再構成可能なシステムのための計算資源割り当てスケジューリング手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)

小平 行秀,  児玉 親亮,  藤吉 邦洋,  高橋 篤司,  

[発表日]2004/11/25
[資料番号]VLD2004-67,ICD2004-153,DC2004-53
多ネット等長チャネル配線におけるチャネル高さ最小化手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)

久保 ゆき子,  宮下 弘,  梶谷 洋司,  

[発表日]2004/11/25
[資料番号]VLD2004-68,ICD2004-154,DC2004-54
不確かなテスト集合による多重縮退故障の診断(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)

山本 幸大,  高橋 寛,  樋上 喜信,  高松 雄三,  

[発表日]2004/11/25
[資料番号]VLD2004-69,ICD2004-155,DC2004-55
不確かなテスト集合によるブリッジ故障診断(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)

西山 隆広,  樋上 喜信,  山崎 浩二,  高橋 寛,  高松 雄三,  

[発表日]2004/11/25
[資料番号]VLD2004-70,ICD2004-156,DC2004-56
パイプラインプロセッサ自己テストのための命令テンプレート生成(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)

横山 真也,  神戸 和子,  井上 美智子,  藤原 秀雄,  

[発表日]2004/11/25
[資料番号]VLD2004-71,ICD2004-157,DC2004-57
ビット幅調整機能を用いたデータパスのテスト容易化設計法(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)

村田 優,  大竹 哲史,  藤原 秀雄,  

[発表日]2004/11/25
[資料番号]VLD2004-72,ICD2004-158,DC2004-58
単一端子変化遅延テストに基づくデータパスのテスト容易化設計(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)

吉川 祐樹,  大竹 哲史,  井上 美智子,  藤原 秀雄,  

[発表日]2004/11/25
[資料番号]VLD2004-73,ICD2004-159,DC2004-59
レイアウト情報を用いた故障候補エリアの抽出(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)

藤本 佳照,  四柳 浩之,  橋爪 正樹,  為貞 建臣,  

[発表日]2004/11/25
[資料番号]VLD2004-74,ICD2004-160,DC2004-60
畳込み型テスト応答圧縮器における誤り見逃し率の解析(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)

新井 雅之,  福本 聡,  岩崎 一彦,  

[発表日]2004/11/25
[資料番号]VLD2004-75,ICD2004-161,DC2004-61
パス遅延故障を検出可能な順序回路を構成するための状態割り当て法(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)

佐久真 源太,  島尻 寛之,  吉田 たけお,  

[発表日]2004/11/25
[資料番号]VLD2004-76,ICD2004-162,DC2004-62
入力ベクトルからの信号値を正当化する最小キューブ抽出(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)

宮瀬 紘平,  永山 忍,  梶原 誠司,  温 暁青,  レディ スダーカ,  

[発表日]2004/11/25
[資料番号]VLD2004-77,ICD2004-163,DC2004-63
スキャン極性調節とピンポイントテスト変換によるテスト圧縮(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)

土井 康稔,  梶原 誠司,  温 暁青,  /,  

[発表日]2004/11/25
[資料番号]VLD2004-78,ICD2004-164,DC2004-64
12>> 1-20hit(40hit)