基礎・境界/NOLTA-VLSI設計技術(開催日:2019/02/27)

タイトル/著者/発表日/資料番号
PDGのパターン・マッチングに基づく高位合成入力コードからの配線混雑検出

立岡 真人(北陸先端大),  金子 峰雄(北陸先端大),  

[発表日]2019-02-27
[資料番号]VLD2018-96,HWS2018-59
近似乗算器の手書き文字認識CNNへの適用事例

白根 健太(立命館大),  山元 貴普(立命館大),  谷口 一徹(阪大),  冨山 宏之(立命館大),  

[発表日]2019-02-27
[資料番号]VLD2018-95,HWS2018-58
蓄電池劣化を抑制するシステムレベル蓄電池マネージメント手法

渡 大地(阪大),  谷口 一徹(阪大),  尾上 孝雄(阪大),  

[発表日]2019-02-27
[資料番号]VLD2018-104,HWS2018-67
高位合成における関数レベルのモジュール共有

野崎 竜平(立命館大),  谷口 一徹(阪大),  冨山 宏之(立命館大),  

[発表日]2019-02-27
[資料番号]VLD2018-100,HWS2018-63
SDSoCを用いたCHStoneベンチマークプログラムの高位合成

足立 卓哉(立命館大),  谷口 一徹(阪大),  冨山 宏之(立命館大),  

[発表日]2019-02-27
[資料番号]VLD2018-101,HWS2018-64
分散かつ集中型メモリを有するFPGAメニーコアの設計

白國 誠也(立命館大),  谷口 一徹(阪大),  冨山 宏之(立命館大),  

[発表日]2019-02-27
[資料番号]VLD2018-105,HWS2018-68
一般同期方式における低電力化のための多電源回路の設計フロー

青木 誠孝(会津大),  小平 行秀(会津大),  

[発表日]2019-02-27
[資料番号]VLD2018-102,HWS2018-65
ビアスイッチFPGAの消費電力評価のための配線容量モデル

夏原 明日香(立命館大),  今川 隆司(立命館大),  越智 裕之(立命館大),  

[発表日]2019-02-27
[資料番号]VLD2018-97,HWS2018-60
SIM型SADPのための環状の配線経路を求める拡大手法

赤塚 駿(東京農工大),  藤吉 邦洋(東京農工大),  

[発表日]2019-02-27
[資料番号]VLD2018-98,HWS2018-61
制限付温度依存クロックスキューによるタイミング補正

金子 峰雄(北陸先端大),  

[発表日]2019-02-27
[資料番号]VLD2018-103,HWS2018-66
パケット結合によるDMA転送効率の向上

大輝 晶子(NTT),  八田 彩希(NTT),  川村 智明(NTT),  山崎 晃嗣(NTT),  羽田野 孝裕(NTT),  宮崎 昭彦(NTT),  新田 高庸(NTT),  

[発表日]2019-02-27
[資料番号]VLD2018-106,HWS2018-69
選択的な端子対接続による集合対間配線手法

赤木 佳乃(東工大),  佐藤 真平(東工大),  高橋 篤司(東工大),  

[発表日]2019-02-27
[資料番号]VLD2018-99,HWS2018-62
意味的領域分割のための全畳み込み深層学習のFPGA実装

下田 将之(東工大),  佐田 悠生(東工大),  中原 啓貴(東工大),  

[発表日]2019-02-27
[資料番号]VLD2018-93,HWS2018-56
特徴マップを空間分割したCNNのFPGAにおける小メモリ実装

神宮司 明良(東工大),  下田 将之(東工大),  中原 啓貴(東工大),  

[発表日]2019-02-27
[資料番号]VLD2018-94,HWS2018-57
凍結ビットパタン分岐によるリストサイズ2のポーラ符号高速リストデコーダ

会沢 優花(早大),  多和田 雅師(早大),  井手口 裕太(NEC),  神谷 典史(NEC),  戸川 望(早大),  

[発表日]2019-02-28
[資料番号]VLD2018-111,HWS2018-74
自動微分を用いたSPICEモデルパラメータ抽出環境の構築

上田 葵(奈良高専),  新谷 道広(奈良先端大),  岩田 大志(奈良高専),  山口 賢一(奈良高専),  井上 美智子(奈良先端大),  

[発表日]2019-02-28
[資料番号]VLD2018-117,HWS2018-80
3次元積層LSIの実チップ発熱・放熱時における温度の過渡解析と評価

堀米 亮汰(芝浦工大),  宇佐美 公良(芝浦工大),  

[発表日]2019-02-28
[資料番号]VLD2018-107,HWS2018-70
薄膜BOX-SOIと基板バイアス制御を用いた低消費電力スタンダードセルメモリの実チップによる評価

真崎 諒(芝浦工大),  吉田 有佑(芝浦工大),  天野 英晴(慶大),  宇佐美 公良(芝浦工大),  

[発表日]2019-02-28
[資料番号]VLD2018-108,HWS2018-71
基板バイアスを活用した単一電源レベルシフタ回路の提案

武吉 雄貴(芝浦工大),  宇佐美 公良(芝浦工大),  

[発表日]2019-02-28
[資料番号]VLD2018-109,HWS2018-72
高速かつ高ノイズマージンな65nm FD-SOI向けドミノ高基数ツリー加算器設計

新納 一樹(立命館大),  今川 隆司(立命館大),  越智 裕之(立命館大),  

[発表日]2019-02-28
[資料番号]VLD2018-112,HWS2018-75
123>> 1-20hit(51hit)