基礎・境界/NOLTA-VLSI設計技術(開催日:2015/02/23)

タイトル/著者/発表日/資料番号
表紙

,  

[発表日]2015/2/23
[資料番号]
目次

,  

[発表日]2015/2/23
[資料番号]
A Fast Lithographic Mask Correction Algorithm

,  

[発表日]2015/2/23
[資料番号]VLD2014-153
側壁プロセス配線によるカットパターン削減手法(レイアウト設計,システムオンシリコンを支える設計技術)

高橋 紀之,  井原 岳志,  高橋 篤司,  

[発表日]2015/2/23
[資料番号]VLD2014-154
位相的な配線可能性を考慮した高速なナンバーリンク解法(レイアウト設計,システムオンシリコンを支える設計技術)

田中 雄一郎,  高橋 篤司,  

[発表日]2015/2/23
[資料番号]VLD2014-155
集合対間配線における配線付け替えのためのゼロ閉路探索手法(レイアウト設計,システムオンシリコンを支える設計技術)

中谷 勇太,  高橋 篤司,  

[発表日]2015/2/23
[資料番号]VLD2014-156
集合対間配線手法と混合整数計画法に基づく対称配線手法(レイアウト設計,システムオンシリコンを支える設計技術)

伊藤 正人,  董 青,  中武 繁寿,  

[発表日]2015/2/23
[資料番号]VLD2014-157
SATソルバと焼きなまし法によるMOS回路の1次元レイアウトの面積最小化手法(レイアウト設計,システムオンシリコンを支える設計技術)

増子 駿,  小平 行秀,  

[発表日]2015/2/23
[資料番号]VLD2014-158
3次元LSIフロアプラン探索のための重矩形分割の表現方法に関する研究(レイアウト設計,システムオンシリコンを支える設計技術)

小貝 和史,  藤吉 邦洋,  

[発表日]2015/2/23
[資料番号]VLD2014-159
動作マージンの拡大とリーク電流の低減を両立した低電圧動作1電源6-Tr CMOS SRAMの開発(レイアウト設計,システムオンシリコンを支える設計技術)

小林 伸彰,  伊藤 隆祐,  本島 浩二,  榎本 忠儀,  

[発表日]2015/2/23
[資料番号]VLD2014-160
命令セットアーキテクチャによる劣化抑止ゲート制御を用いたプロセッサNBTI劣化緩和手法(信頼性問題,システムオンシリコンを支える設計技術)

辺 松,  新谷 道広,  / 廣本 正之,  / 佐藤 高史,  

[発表日]2015/2/23
[資料番号]VLD2014-161
低電力耐ソフトエラーラッチの設計(信頼性問題,システムオンシリコンを支える設計技術)

田島 咲季,  史 又華,  戸川 望,  柳澤 政生,  

[発表日]2015/2/23
[資料番号]VLD2014-162
プロセスばらつきとBTIの相関を考慮したタイミングマージン削減手法の検討(信頼性問題,システムオンシリコンを支える設計技術)

籔内 美智太郎,  小林 和淑,  

[発表日]2015/2/23
[資料番号]VLD2014-163
整数線形計画法による高面積効率耐ソフトエラーデータパス回路合成(高位LSI設計検証,システムオンシリコンを支える設計技術)

呉 政訓,  金子 峰雄,  

[発表日]2015/2/23
[資料番号]VLD2014-164
高位合成ツールからの非同期式回路生成に関する研究(高位LSI設計検証,システムオンシリコンを支える設計技術)

小峰 太一,  齋藤 寛,  

[発表日]2015/2/23
[資料番号]VLD2014-165
高位合成によるFIRフィルタ設計 : 任意のFIRフィルタ回路の自動生成(高位LSI設計検証,システムオンシリコンを支える設計技術)

山本 亮,  岡田 尚也,  峯岸 孝行,  

[発表日]2015/2/23
[資料番号]VLD2014-166
上流と下流からの挟み撃ち設計検証手法(高位LSI設計検証,システムオンシリコンを支える設計技術)

石野 禎将,  

[発表日]2015/2/23
[資料番号]VLD2014-167
VLSI設計における企業の研究と大学の研究(招待講演,システムオンシリコンを支える設計技術)

後藤 敏,  

[発表日]2015/2/23
[資料番号]VLD2014-168
Area Efficient Device-Parameter Estimation using Sensitivity-Configurable Ring Oscillator

飯塚 翔一,  樋口 裕磨,  橋本 昌宜,  尾上 孝雄,  

[発表日]2015/2/23
[資料番号]VLD2014-169
A Performance Enhanced Dual-switch Network-on-Chip Architecture

,  

[発表日]2015/2/23
[資料番号]VLD2014-170
12>> 1-20hit(38hit)