基礎・境界/NOLTA-VLSI設計技術(開催日：2014/05/22)

タイトル/著者/発表日/資料番号
表紙

,  

[発表日]2014/5/22
[資料番号]
目次

,  

[発表日]2014/5/22
[資料番号]
階層構造制約を伴うアナログフラアプラン手法の提案(物理設計,システム設計及び一般)

中武 繁寿,  

[発表日]2014/5/22
[資料番号]VLD2014-1
チャネル分割によるプログラマブル遅延素子の特性検証(物理設計,システム設計及び一般)

室岡 大二郎,  永尾 滉二,  張 宇,  中武 繁寿,  

[発表日]2014/5/22
[資料番号]VLD2014-2
劣勾配法による半周近似配線長の解析的最小化(物理設計,システム設計及び一般)

香山 聡太,  宮下 弘,  

[発表日]2014/5/22
[資料番号]VLD2014-3
半正定値緩和を用いたマルチパターニングリソグラフィ(招待講演,システム設計及び一般)

松井 知己,  

[発表日]2014/5/22
[資料番号]VLD2014-4
SystemCモデルから束データ方式による非同期式回路を合成する合成フローの提案(物理設計,システム設計及び一般)

小峰 太一,  齋藤 寛,  

[発表日]2014/5/22
[資料番号]VLD2014-5
半正定値緩和法を用いたLELECUTトリプルパターニングのためのレイアウト分割手法(物理設計,システム設計及び一般)

小平 行秀,  松井 知己,  横山 陽子,  児玉 親亮,  高橋 篤司,  野嶋 茂樹,  田中 聡,  

[発表日]2014/5/22
[資料番号]VLD2014-6
ゲートレベルパイプライン型自己同期回路のエラー耐性の評価(回路・ゲートレベル,システム設計及び一般)

崔 伝〓,  池田 誠,  

[発表日]2014/5/22
[資料番号]VLD2014-7
ゲートレベルデュアルパイプライン型自己同期回路によるWallace Tree乗算器のSOTB65nmCMOSによる設計(回路・ゲートレベル,システム設計及び一般)

田村 雅人,  池田 誠,  

[発表日]2014/5/22
[資料番号]VLD2014-8
ランダムウォーク電源網解析の高速化に向けた節点解析順序の検討(回路・ゲートレベル,システム設計及び一般)

岡崎 剛,  廣本 正之,  佐藤 高史,  

[発表日]2014/5/22
[資料番号]Vol.2014-SLDM-166 No.9
低電圧起動回路を用いた省電力チップ間非接触通信回路(回路・ゲートレベル,システム設計及び一般)

佐川 善彦,  廣本 正之,  佐藤 高史,  越智 裕之,  

[発表日]2014/5/22
[資料番号]Vol.2014-SLDM-166 No.10
多重ループの自動パイプライン化手法とその評価(設計技術・設計事例,システム設計及び一般)

中辻 裕亮,  南部 真宏,  神戸 尚志,  

[発表日]2014/5/22
[資料番号]VLD2014-9
圏論を用いた同期回路-ステートマシン対応の一般化(設計技術・設計事例,システム設計及び一般)

西村 俊二,  尼崎 太樹,  末吉 敏則,  

[発表日]2014/5/22
[資料番号]Vol.2014-SLDM-166 No.12
リチウムイオン蓄電池の高精度残量予測システムの開発と実装(設計技術・設計事例,システム設計及び一般)

林 磊,  河原林 直記,  福井 正博,  

[発表日]2014/5/22
[資料番号]Vol.2014-SLDM-166 No.13
複写される方へ

,  

[発表日]2014/5/22
[資料番号]
Notice for Photocopying

,  

[発表日]2014/5/22
[資料番号]
奥付

,  

[発表日]2014/5/22
[資料番号]
裏表紙

,  

[発表日]2014/5/22
[資料番号]