基礎・境界/NOLTA-VLSI設計技術(開催日:2011/11/21)

タイトル/著者/発表日/資料番号
表紙

,  

[発表日]2011/11/21
[資料番号]
目次

,  

[発表日]2011/11/21
[資料番号]
TDCを用いたRG-DTM PUFの検討(セキュリティ,デザインガイア2011-VLSI設計の新しい大地-)

村山 貴彦,  汐崎 充,  古橋 康太,  藤野 毅,  

[発表日]2011/11/21
[資料番号]VLD2011-52,DC2011-28
スキャンシグネチャを用いたTriple DESに対するスキャンベース攻撃手法(セキュリティ,デザインガイア2011-VLSI設計の新しい大地-)

小寺 博和,  柳澤 政生,  戸川 望,  

[発表日]2011/11/21
[資料番号]VLD2011-53,DC2011-29
シフトレジスタ準等価な回路を用いたセキュアでテスト容易なスキャン設計について(セキュリティ,デザインガイア2011-VLSI設計の新しい大地-)

藤原 克哉,  藤原 秀雄,  玉本 英夫,  

[発表日]2011/11/21
[資料番号]VLD2011-54,DC2011-30
90nmプロセス商用FPGAにマッピングしたリングオシレータの発振周波数の劣化評価(アーキテクチャと評価,デザインガイア2011-VLSI設計の新しい大地-)

石井 翔平,  小林 和淑,  

[発表日]2011/11/21
[資料番号]VLD2011-55,DC2011-31
システムLSIの消費エネルギー見積もりの高精度化に関する検討(アーキテクチャと評価,デザインガイア2011-VLSI設計の新しい大地-)

王 翔,  吉松 則文,  村上 和彰,  

[発表日]2011/11/21
[資料番号]VLD2011-56,DC2011-32
超高速応答を実現するハードウェア割り込み処理機構(アーキテクチャと評価,デザインガイア2011-VLSI設計の新しい大地-)

丸山 修孝,  石原 亨,  高田 広章,  安浦 寛人,  

[発表日]2011/11/21
[資料番号]VLD2011-57,DC2011-33
故障検出機能を有する2色符号とその非同期双方向リンクへの応用(ディペンダブル技術,デザインガイア2011-VLSI設計の新しい大地-)

松本 敦,  鬼沢 直哉,  羽生 貴弘,  

[発表日]2011/11/21
[資料番号]VLD2011-58,DC2011-34
冗長/非冗長化FFによる耐ソフトエラー多重化プロセッサの性能評価(ディペンダブル技術,デザインガイア2011-VLSI設計の新しい大地-)

岡田 翔伍,  増田 政基,  姚 駿,  嶋田 創,  小林 和淑,  

[発表日]2011/11/21
[資料番号]VLD2011-59,DC2011-35
A Dynamically Configurable NoC Test Access Mechanism

,  

[発表日]2011/11/21
[資料番号]VLD2011-60,DC2011-36
システムオングラス液晶ディスプレイの入力信号配線幅設計に関する一考察(配置配線,デザインガイア2011-VLSI設計の新しい大地-)

水津 太一,  築山 修冶,  

[発表日]2011/11/21
[資料番号]VLD2011-61,DC2011-37
凸型ブロックに対する解析的配置手法(配置配線,デザインガイア2011-VLSI設計の新しい大地-)

五反田 明了,  鍬農 雅友,  高島 康裕,  

[発表日]2011/11/21
[資料番号]VLD2011-62,DC2011-38
ブロック反復法による電源回路網解析の高速化(配置配線,デザインガイア2011-VLSI設計の新しい大地-)

森下 拓海,  筒井 弘,  越智 裕之,  佐藤 高史,  

[発表日]2011/11/21
[資料番号]VLD2011-63,DC2011-39
ゼロ分散推定重点的サンプリングを用いたランダムウォークによる線形回路の過渡解析(回路解析,デザインガイア2011-VLSI設計の新しい大地-)

宮川 哲朗,  筒井 弘,  越智 裕之,  佐藤 高史,  

[発表日]2011/11/21
[資料番号]VLD2011-64,DC2011-40
省面積抵抗ストリングDACと閉ループ・オフセット検出を用いたCMOSオペアンプのオフセット校正(回路解析,デザインガイア2011-VLSI設計の新しい大地-)

森本 浩之,  後藤 弘明,  藤原 宗,  中村 和之,  

[発表日]2011/11/21
[資料番号]VLD2011-65,DC2011-41
ランダムテレグラフノイズモデル化のためのパラメータ推定法の検討(回路解析,デザインガイア2011-VLSI設計の新しい大地-)

粟野 皓光,  清水 裕史,  筒井 弘,  越智 裕之,  佐藤 高史,  

[発表日]2011/11/21
[資料番号]VLD2011-66,DC2011-42
システムレベル通信モデルにおけるFIFOベース通信チャネルの効率化機構と自動合成(システムレベル設計,デザインガイア2011-VLSI設計の新しい大地-)

湊 雅登,  安藤 友樹,  柴田 誠也,  木下 智雄,  本田 晋也,  高田 広章,  

[発表日]2011/11/21
[資料番号]VLD2011-67,DC2011-43
スクラッチパッドメモリの実行時管理機能を有するリアルタイムOSの実装および評価(システムレベル設計,デザインガイア2011-VLSI設計の新しい大地-)

高瀬 英希,  高田 広章,  

[発表日]2011/11/21
[資料番号]VLD2011-68,DC2011-44
外側ループシフトを使用した高位合成向け自動ループ融合(システムレベル設計,デザインガイア2011-VLSI設計の新しい大地-)

加藤 勇太,  瀬戸 謙修,  丸泉 琢也,  

[発表日]2011/11/21
[資料番号]VLD2011-69,DC2011-45
123>> 1-20hit(45hit)