基礎・境界/NOLTA-VLSI設計技術(開催日:2009/03/04)

タイトル/著者/発表日/資料番号
表紙

,  

[発表日]2009/3/4
[資料番号]
目次

,  

[発表日]2009/3/4
[資料番号]
VLIW型DSP SPXK5の条件実行を考慮した最適コードスケジューリング(コンパイラ,システムオンシリコンを支える設計技術)

山本 哲也,  石浦 菜岐佐,  久村 孝寛,  池川 将夫,  今井 正治,  

[発表日]2009/3/4
[資料番号]VLD2008-126
算術式の最適化を対象としたCコンパイラのランダムテスト(コンパイラ,システムオンシリコンを支える設計技術)

粟津 裕亘,  石浦 菜岐佐,  

[発表日]2009/3/4
[資料番号]VLD2008-127
組込みシステムのタスク内DVFSのための実行トレースマイニング(コンパイラ,システムオンシリコンを支える設計技術)

立松 知紘,  横山 哲郎,  菊地 武彦,  冨山 宏之,  高田 広章,  

[発表日]2009/3/4
[資料番号]VLD2008-128
自動車制御システムのモデルベース開発 : コントローラのモデル化技術(システムオンシリコンを支える設計技術)

勝 康夫,  於保 茂,  

[発表日]2009/3/4
[資料番号]VLD2008-129
可変式順序制約付レジスタ割り当て問題のアルゴリズム(高位・論理合成,システムオンシリコンを支える設計技術)

井上 恵介,  金子 峰雄,  岩垣 剛,  

[発表日]2009/3/4
[資料番号]VLD2008-130
イニシエーション・インターバルとアロケーションの制約下における総面積最小を目的としたパイプライン・スケジューリング手法(高位・論理合成,システムオンシリコンを支える設計技術)

小玉 翔,  松永 裕介,  

[発表日]2009/3/4
[資料番号]VLD2008-131
冗長化アルゴリズムからの耐故障データパス自動合成(高位・論理合成,システムオンシリコンを支える設計技術)

坪石 優,  金子 峰雄,  

[発表日]2009/3/4
[資料番号]VLD2008-132
不完全定義インデックス生成関数の変数最小化について(高位・論理合成,システムオンシリコンを支える設計技術)

中村 高明,  笹尾 勤,  松浦 宗寛,  

[発表日]2009/3/4
[資料番号]VLD2008-133
EDAツールを用いた低コスト一般同期クロックツリー合成手法(レイアウト,システムオンシリコンを支える設計技術)

橋本 浩良,  小平 行秀,  高橋 篤司,  

[発表日]2009/3/4
[資料番号]VLD2008-134
クロック周期短縮のための挿入遅延量を抑えた回路への遅延挿入法(レイアウト,システムオンシリコンを支える設計技術)

谷 修平,  小平 行秀,  高橋 篤司,  

[発表日]2009/3/4
[資料番号]VLD2008-135
障害物を含む配線領域における並走配線最長化手法(レイアウト,システムオンシリコンを支える設計技術)

末廣 傑,  小平 行秀,  高橋 篤司,  

[発表日]2009/3/4
[資料番号]VLD2008-136
最小総変位配置実現問題における高速最適化手法(レイアウト,システムオンシリコンを支える設計技術)

河野 祐貴,  高島 康裕,  高橋 篤司,  

[発表日]2009/3/4
[資料番号]VLD2008-137
パスディレイテストにおける部分パスの遅延量推定手法(レイアウト,システムオンシリコンを支える設計技術)

志岐 卓信,  高島 康裕,  中村 祐一,  

[発表日]2009/3/4
[資料番号]VLD2008-138
ビアプログラマブルデバイスVPEXのチップ評価とDES暗号回路実装の検討(暗号処理回路,システムオンシリコンを支える設計技術)

川原崎 正英,  西本 智広,  國生 雄一,  北村 一真,  山田 翔太,  吉川 雅弥,  藤野 毅,  

[発表日]2009/3/4
[資料番号]VLD2008-139
Domino-RSL方式を用いたDES暗号回路設計と電力差分解析(DPA)攻撃に対する耐性の検証(暗号処理回路,システムオンシリコンを支える設計技術)

小島 憲司,  奥山 一樹,  牧野 友輝,  藤野 毅,  

[発表日]2009/3/4
[資料番号]VLD2008-140
FPGA実装された暗号回路に対するビット値に着目した電力差分解析(DPA)実験(暗号処理回路,システムオンシリコンを支える設計技術)

奥山 一樹,  小島 憲司,  牧野 友輝,  藤野 毅,  

[発表日]2009/3/4
[資料番号]VLD2008-141
チップ内プログラマブル配線向け形式的検証手法(暗号処理回路,システムオンシリコンを支える設計技術)

田川 貴聡,  吉田 浩章,  藤田 昌宏,  

[発表日]2009/3/4
[資料番号]VLD2008-142
不一致判定回路を用いた高速パケットフィルタ回路(通信処理回路,システムオンシリコンを支える設計技術)

三浦 直樹,  重松 智志,  羽田野 孝裕,  赤峰 悠介,  中西 衛,  浦野 正美,  

[発表日]2009/3/4
[資料番号]VLD2008-143
123>> 1-20hit(48hit)