基礎・境界/NOLTA-VLSI設計技術(開催日:2008/11/10)

タイトル/著者/発表日/資料番号
表紙

,  

[発表日]2008/11/10
[資料番号]
目次

,  

[発表日]2008/11/10
[資料番号]
ドントケア抽出を用いた縮退故障テストの遷移故障検出率向上手法(テスト生成,デザインガイア2008-VLSI設計の新しい大地)

濱崎 和光,  細川 利典,  

[発表日]2008/11/10
[資料番号]VLD2008-60,DC2008-28
An Integer Programming Formulation for Generating High Quality Transition Tests

,  

[発表日]2008/11/10
[資料番号]VLD2008-61,DC2008-29
実速度スキャンテストにおけるキャプチャセーフテスト生成手法について(テスト生成,デザインガイア2008-VLSI設計の新しい大地)

高嶋 敦之,  大和 勇太,  古川 寛,  宮瀬 紘平,  温 暁青,  梶原 誠司,  

[発表日]2008/11/10
[資料番号]VLD2008-62,DC2008-30
TEGチップを用いたオープン故障の解析(テスト生成,デザインガイア2008-VLSI設計の新しい大地)

堤 利幸,  刈谷 泰由紀,  山崎 浩二,  橋爪 正樹,  四柳 浩之,  高橋 寛,  樋上 喜信,  高松 雄三,  

[発表日]2008/11/10
[資料番号]VLD2008-63,DC2008-31
オペランドの和を利用した小面積乗算器(演算器最適化,デザインガイア2008-VLSI設計の新しい大地)

川島 裕崇,  高木 直史,  

[発表日]2008/11/10
[資料番号]VLD2008-64,DC2008-32
Hardware Algorithm for Division in GF (2^m) Based on the Extended Euclid's Algorithm Accelerated with Parallelization of Modular Reductions

,  

[発表日]2008/11/10
[資料番号]VLD2008-65,DC2008-33
高効率列処理演算器によるマルチレート対応高スループットイレギュラーLDPC復号器の実装と評価(演算器最適化,デザインガイア2008-VLSI設計の新しい大地)

長島 諒侑,  今井 優太,  戸川 望,  柳澤 政生,  大附 辰夫,  

[発表日]2008/11/10
[資料番号]VLD2008-66,DC2008-34
歩行者向けデフォルメ地図生成のための並列処理ハードウェアエンジンの設計(演算器最適化,デザインガイア2008-VLSI設計の新しい大地)

荒幡 明,  奈良 竜太,  戸川 望,  柳澤 政生,  大附 辰夫,  

[発表日]2008/11/10
[資料番号]VLD2008-67,DC2008-35
周辺回路を含むAES-LSIへのスキャンベース攻撃(暗号処理設計,デザインガイア2008-VLSI設計の新しい大地)

奈良 竜太,  戸川 望,  柳澤 政生,  大附 辰夫,  

[発表日]2008/11/10
[資料番号]VLD2008-68,DC2008-36
暗号回路における動的に構造変化するセキュアスキャンアーキテクチャ(暗号処理設計,デザインガイア2008-VLSI設計の新しい大地)

跡部 浩士,  奈良 竜太,  史 又華,  戸川 望,  柳澤 政生,  大附 辰夫,  

[発表日]2008/11/10
[資料番号]VLD2008-69,DC2008-37
クロスバスイッチを用いたS-Box切替によるAES暗号処理回路のパワーマスキング手法(暗号処理設計,デザインガイア2008-VLSI設計の新しい大地)

川畑 伸幸,  奈良 竜太,  戸川 望,  柳澤 政生,  大附 辰夫,  

[発表日]2008/11/10
[資料番号]VLD2008-70,DC2008-38
アナログIC設計における排他的近接対称配置制約を考慮した配置手法の研究(レイアウト,デザインガイア2008-VLSI設計の新しい大地)

浅野 晋平,  藤吉 邦洋,  

[発表日]2008/11/10
[資料番号]VLD2008-71,DC2008-39
CAFE router : 障害物を含む領域における連結度を考慮した複線配線手法(レイアウト,デザインガイア2008-VLSI設計の新しい大地)

小平 行秀,  高橋 篤司,  

[発表日]2008/11/10
[資料番号]VLD2008-72,DC2008-40
柔軟な信頼性を実現する粗粒度再構成可能アーキテクチャの検討(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)

高 永勲,  / 密山 幸男,  橋本 昌宜,  尾上 孝雄,  

[発表日]2008/11/10
[資料番号]VLD2008-73,DC2008-41
タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)

國武 勇次,  佐藤 寿倫,  山口 誠一朗,  安浦 寛人,  

[発表日]2008/11/10
[資料番号]VLD2008-74,DC2008-42
高信頼セルによる回路の信頼性評価(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)

堀田 敬一,  中田 尚,  中西 正樹,  山下 茂,  中島 康彦,  

[発表日]2008/11/10
[資料番号]VLD2008-75,DC2008-43
組み込みシステムの2階層キャッシュとスクラッチパッドメモリのシミュレーション手法(システムレベル設計,デザインガイア2008-VLSI設計の新しい大地)

東條 信明,  戸川 望,  柳澤 政生,  大附 辰夫,  

[発表日]2008/11/10
[資料番号]VLD2008-76,DC2008-44
配線遅延を考慮した回路モデル上でのハードウェアアルゴリズムの評価(システムレベル設計,デザインガイア2008-VLSI設計の新しい大地)

長瀬 哲也,  高木 一義,  高木 直史,  

[発表日]2008/11/10
[資料番号]VLD2008-77,DC2008-45
12>> 1-20hit(36hit)