基礎・境界/NOLTA-VLSI設計技術(開催日：2008/09/22)

タイトル/著者/発表日/資料番号
表紙

,  

[発表日]2008/9/22
[資料番号]
目次

,  

[発表日]2008/9/22
[資料番号]
エラー検出FFを用いたDVSにおけるShort Path PenaltyとOR-Tree Latencyの低減手法(招待講演1,物理設計及び一般)

栗本 昌憲,  鈴木 弘明,  秋山 励,  山中 唯生,  大熊 晴之,  高田 英裕,  篠原 尋史,  

[発表日]2008/9/22
[資料番号]VLD2008-47
再構成型プロセッサFE-GAへのデータフローグラフマッピング手法(動的再構成プロセッサ設計,物理設計及び一般)

本間 雅行,  田村 亮,  戸川 望,  柳澤 政生,  大附 辰夫,  佐藤 真琴,  

[発表日]2008/9/22
[資料番号]VLD2008-48
ディジタルメディア向け動的再構成型プロセッサFE-GAへのFFTマッピングとその自動化手法(動的再構成プロセッサ設計,物理設計及び一般)

田村 亮,  本間 雅行,  戸川 望,  柳澤 政生,  大附 辰夫,  佐藤 真琴,  

[発表日]2008/9/22
[資料番号]VLD2008-49
スキュー最適化を前提とした実行可能な資源割り当て及び演算順序(高位合成及び演算器設計,物理設計及び一般)

小畑 貴之,  金子 峰雄,  

[発表日]2008/9/22
[資料番号]VLD2008-50
レジスタクラスタリングによる耐遅延変動データパス合成(高位合成及び演算器設計,物理設計及び一般)

井上 恵介,  金子 峰雄,  岩垣 剛,  

[発表日]2008/9/22
[資料番号]VLD2008-51
ビットレベル式変形によるセレクタ帰着型バタフライ演算器の設計と評価(高位合成及び演算器設計,物理設計及び一般)

名村 健,  戸川 望,  柳澤 政生,  大附 辰夫,  外村 元伸,  

[発表日]2008/9/22
[資料番号]VLD2008-52
順序統計量のEDAへの応用とノンパラメトリック統計的タイミング解析(招待講演2,物理設計及び一般)

今井 正紀,  

[発表日]2008/9/22
[資料番号]VLD2008-53
重なりを考慮したStable-LSE法に基づく解析的配置手法(配置配線,物理設計及び一般)

船津 直登,  高島 康裕,  

[発表日]2008/9/22
[資料番号]VLD2008-54
最近傍ビア配置に基づく2層BGAパッケージ自動配線手法(配置配線,物理設計及び一般)

倉田 芳明,  富岡 洋一,  小平 行秀,  高橋 篤司,  

[発表日]2008/9/22
[資料番号]VLD2008-55
大規模光再構成型ゲートアレイにおける高速再構成試験(再構成デバイス,物理設計及び一般)

中島 真央,  渡邊 実,  

[発表日]2008/9/22
[資料番号]VLD2008-56
高速ダイナミック光再構成型ゲートアレイVLSI(再構成デバイス,物理設計及び一般)

加藤 進一,  渡邊 実,  

[発表日]2008/9/22
[資料番号]VLD2008-57
PAL-SLMを用いたプログラマブルなマルチコンテキスト光再構成型ゲートアレイ(再構成デバイス,物理設計及び一般)

久保田 慎也,  渡邊 実,  

[発表日]2008/9/22
[資料番号]VLD2008-58
可変線形トランスコンダクタンスOTA(再構成デバイス,物理設計及び一般)

池本 真樹,  範 公可,  

[発表日]2008/9/22
[資料番号]VLD2008-59
複写される方へ

,  

[発表日]2008/9/22
[資料番号]
Notice for Photocopying

,  

[発表日]2008/9/22
[資料番号]
奥付

,  

[発表日]2008/9/22
[資料番号]