基礎・境界/NOLTA-VLSI設計技術(開催日：2006/11/22)

タイトル/著者/発表日/資料番号
表紙

,  

[発表日]2006/11/22
[資料番号]
目次

,  

[発表日]2006/11/22
[資料番号]
SystemVerilogチュートリアル(デザインガイア2006-VLSI設計の新しい大地を考える研究会)

浜口 加寿美,  明石 貴昭,  湯井 丈晴,  後藤 謙治,  岡本 実幸,  杉浦 正志,  土屋 丈彦,  千綿 幸雄,  竹田津 弘州,  李 建道,  高嶺 美夫,  

[発表日]2006/11/22
[資料番号]VLD2006-66,DC2006-53,RECONF2006-38
SATアルゴリズムとその形式的検証への応用(デザインガイア2006-VLSI設計の新しい大地を考える研究会)

藤田 昌宏,  

[発表日]2006/11/22
[資料番号]VLD2006-67,DC2006-54,RECONF2006-39
LSI電源設計検証のための順序回路の最大動作率解析(高速化/低消費電力化I,デザインガイア2006-VLSI設計の新しい大地を考える研究会)

樋口 博之,  金澤 裕治,  盛山 修,  伊藤 則之,  

[発表日]2006/11/22
[資料番号]VLD2006-68,DC2006-55
クロックスケジューリングを用いた消費電力波形平滑化によるLSIのピーク電力削減手法(高速化/低消費電力化I,デザインガイア2006-VLSI設計の新しい大地を考える研究会)

高橋 洋介,  高橋 篤司,  

[発表日]2006/11/22
[資料番号]VLD2006-69,DC2006-56
一般同期方式におけるレジスタ再配置によるレジスタ削減手法(高速化/低消費電力化I,デザインガイア2006-VLSI設計の新しい大地を考える研究会)

小平 行秀,  高橋 篤司,  

[発表日]2006/11/22
[資料番号]VLD2006-70,DC2006-57
オンチップPLLを用いたLSSD高速スキャンテストとソースシンクロナスDDRインターフェイスのテストへの応用(高速化/低消費電力化I,デザインガイア2006-VLSI設計の新しい大地を考える研究会)

横田 俊彦,  

[発表日]2006/11/22
[資料番号]VLD2006-71,DC2006-58
複写される方へ

,  

[発表日]2006/11/22
[資料番号]
Notice about photocopying

,  

[発表日]2006/11/22
[資料番号]
奥付

,  

[発表日]2006/11/22
[資料番号]