基礎・境界/NOLTA-VLSI設計技術(開催日：2005/11/25)

タイトル/著者/発表日/資料番号
表紙

,  

[発表日]2005/11/25
[資料番号]
目次

,  

[発表日]2005/11/25
[資料番号]
スキャンテストにおけるキャプチャ時の低消費電力化に効果的なテスト集合変更について(VLSIの設計/検証/テスト及び一般(デザインガイア))

鈴木 達也,  温 暁青,  梶原 誠司,  宮瀬 紘平,  皆本 義弘,  

[発表日]2005/11/25
[資料番号]VLD2005-76,ICD2005-171,DC2005-53
A Broadside Test Generation Method for Transition Faults in Partial Scan Circuits

,  

[発表日]2005/11/25
[資料番号]VLD2005-77,ICD2005-172,DC2005-54
畳込み圧縮器のガロア体上への拡張に関する一考察(VLSIの設計/検証/テスト及び一般(デザインガイア))

新井 雅之,  福本 聡,  岩崎 一彦,  

[発表日]2005/11/25
[資料番号]VLD2005-78,ICD2005-173,DC2005-55
ソフトウェア互換ハードウェアを合成する高位合成システムCCAPにおける変数と関数の扱い(VLSIの設計/検証/テスト及び一般(デザインガイア))

西口 健一,  石浦 菜岐佐,  西村 啓成,  神原 弘之,  冨山 宏之,  高務 祐哲,  小谷 学,  

[発表日]2005/11/25
[資料番号]VLD2005-79,ICD2005-174,DC2005-56
シナリオを用いたタスク及びバス転送へのサイクル割り当ての一手法(VLSIの設計/検証/テスト及び一般(デザインガイア))

山口 聖二,  谷本 匡亮,  中田 明夫,  東野 輝夫,  

[発表日]2005/11/25
[資料番号]VLD2005-80,ICD2005-175,DC2005-57
C言語設計によるリアルタイム粒子追跡システム(VLSIの設計/検証/テスト及び一般(デザインガイア))

上甲 憲市,  大口 貴裕,  上津 寛和,  酒井 皓司,  大倉 崇宜,  神戸 尚志,  

[発表日]2005/11/25
[資料番号]VLD2005-81,ICD2005-176,DC2005-58
論理回路のSmall-World性およびScale-Free性の考察(VLSIの設計/検証/テスト及び一般(デザインガイア))

宮崎 敏明,  

[発表日]2005/11/25
[資料番号]VLD2005-82,ICD2005-177,DC2005-59
限量子付ブール式の充足可能性判定を用いた論理式の最小因数分解手法(VLSIの設計/検証/テスト及び一般(デザインガイア))

吉田 浩章,  池田 誠,  浅田 邦博,  

[発表日]2005/11/25
[資料番号]VLD2005-83,ICD2005-178,DC2005-60
LUTカスケード・エミュレータにおけるレール出力の符号化法について(VLSIの設計/検証/テスト及び一般(デザインガイア))

永安 伸也,  笹尾 勤,  松浦 宗寛,  

[発表日]2005/11/25
[資料番号]VLD2005-84,ICD2005-179,DC2005-61
LUTカスケード・エミュレータを用いた論理シミュレーションについて(VLSIの設計/検証/テスト及び一般(デザインガイア))

中原 啓貴,  笹尾 勤,  松浦 宗寛,  

[発表日]2005/11/25
[資料番号]VLD2005-85,ICD2005-180,DC2005-62
時間付き信号遷移グラフの効率的縮約について(VLSIの設計/検証/テスト及び一般(デザインガイア))

米田 友洋 /,  

[発表日]2005/11/25
[資料番号]VLD2005-86,ICD2005-181,DC2005-63
Structural Coverage of Traversed Transitions for Symbolic Model Checking

,  

[発表日]2005/11/25
[資料番号]VLD2005-87,ICD2005-182,DC2005-64
複写される方へ

,  

[発表日]2005/11/25
[資料番号]
Notice about photocopying

,  

[発表日]2005/11/25
[資料番号]
奥付

,  

[発表日]2005/11/25
[資料番号]