基礎・境界/NOLTA-VLSI設計技術(開催日:2003/11/21)

タイトル/著者/発表日/資料番号
表紙

,  

[発表日]2003/11/21
[資料番号]
目次

,  

[発表日]2003/11/21
[資料番号]
状態集合分割を用いる論理シミュレーションによる順序回路のテスト生成(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

佐野 広和,  四柳 浩之,  橋爪 正樹,  為貞 建臣,  

[発表日]2003/11/21
[資料番号]VLD2003-70
単電子論理回路の故障モード解析(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

大豆生田 利章,  

[発表日]2003/11/21
[資料番号]VLD2003-71
強可検査性に基づくデータパスのテストプラン生成アルゴリズムの改良について(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

岡本 直己,  市原 英行,  井上 智生,  細川 利典,  藤原 秀雄,  

[発表日]2003/11/21
[資料番号]VLD2003-72
Program-Based Delay Fault Self-Testing of Processor Cores

,  

[発表日]2003/11/21
[資料番号]VLD2003-73
コントローラの遅延故障に対するテスト容易化設計の一手法(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

岩垣 剛,  大竹 哲史,  藤原 秀雄,  

[発表日]2003/11/21
[資料番号]VLD2003-74
ランレングス符号とピンポイントテストパターン変換によるテストデータ量削減(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

梶原 誠司,  土井 康稔,  /,  

[発表日]2003/11/21
[資料番号]VLD2003-75
多重スキャンツリー設計によるテスト圧縮手法(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

宮瀬 紘平,  梶原 誠司,  レディ スダーカ,  

[発表日]2003/11/21
[資料番号]VLD2003-76
時間制約付き制御フローグラフの弱双模倣等価性検証およびWebセキュリティ検査への応用(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

佐々木 俊,  谷本 匡亮,  中田 明夫,  東野 輝夫,  

[発表日]2003/11/21
[資料番号]VLD2003-77
非同期式回路自動合成の高速化について(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

米田 友洋 /,  

[発表日]2003/11/21
[資料番号]VLD2003-78
2線2相論理回路方式ASDDL/ASD-CMOSの論理合成手法(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

田中 義則,  森本 薫夫,  永田 真,  瀧 和男,  

[発表日]2003/11/21
[資料番号]VLD2003-79
実時間通信システムに対する高信頼ハードウェア合成手法の提案(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

高本 佳史,  木谷 友哉,  安本 慶一,  中田 明夫,  東野 輝夫,  

[発表日]2003/11/21
[資料番号]VLD2003-80
動作合成の効率化を指向した動作レベル記述・トランスフォーメーション(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

森江 善之,  冨山 宏之,  村上 和彰,  

[発表日]2003/11/21
[資料番号]VLD2003-81
非同期データパス合成における解探索空間の削減(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

川鍋 昌紀,  齋藤 寛,  今井 雅,  中村 宏,  南谷 崇,  

[発表日]2003/11/21
[資料番号]VLD2003-82
セルコントローラに基づいた非同期制御回路の合成(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

齋藤 寛,  川鍋 昌紀,  今井 雅,  中村 宏,  南谷 崇,  

[発表日]2003/11/21
[資料番号]VLD2003-83
同期式仕様記述を用いた非同期式VLSI設計支援CADシステムの構築と評価(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

今井 雅,  / 小暮 千賀明,  齋藤 寛,  中村 宏,  南谷 崇,  

[発表日]2003/11/21
[資料番号]VLD2003-84
信号線間の含意関係に着目したフォールスパス検出手法(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

樋口 博之,  松永 裕介,  

[発表日]2003/11/21
[資料番号]VLD2003-85
エンジン制御システムのHW/SWコデザイン(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

夏目 貴将,  飯山 真一,  本田 晋也,  冨山 宏之,  高田 広章,  

[発表日]2003/11/21
[資料番号]VLD2003-86
マルチプロセッサSoPCにおけるHardware/Software一体構成技術(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

西山 零士,  本田 晋也,  高田 広章,  

[発表日]2003/11/21
[資料番号]VLD2003-87
123>> 1-20hit(48hit)