基礎・境界/NOLTA-VLSI設計技術(開催日：2000/09/14)

タイトル/著者/発表日/資料番号
表紙

,  

[発表日]2000/9/14
[資料番号]
目次

,  

[発表日]2000/9/14
[資料番号]
SRAM回路における配線容量のセルレベル3次元一括解析

竹村 佳昭,  長田 健一,  柳生 正義,  山口 憲,  牛尾 二郎,  丸泉 琢也,  

[発表日]2000/9/14
[資料番号]VLD2000-48,SDM2000-121
クロストークノイズによる配線遅延の変動とノイズ波形のモデル化に関する検討

佐藤 高史,  / /,  

[発表日]2000/9/14
[資料番号]VLD2000-49,SDM2000-122
VLSI配線におけるインダクタンス抽出方法の提案とそれを用いた回路評価

中島 祐介,  池田 誠,  浅田 邦博,  

[発表日]2000/9/14
[資料番号]VLD2000-50,SDM2000-123
シュリンク設計向けクロック木生成

井上 浩明,  枝廣 正人,  

[発表日]2000/9/14
[資料番号]VLD2000-51,SDM2000-124
A more accurate skew model for well-balanced H-tree clock distribution network

,  

[発表日]2000/9/14
[資料番号]VLD2000-52,SDM2000-125
統計的ばらつき予測のための回路モデルパラメータ生成システムの構築

木寺 真琴,  谷沢 元昭,  園田 賢一郎,  石川 清志,  小谷 教彦,  犬石 昌秀,  

[発表日]2000/9/14
[資料番号]VLD2000-53,SDM2000-126
プロセス変動に起因した回路特性変動のワーストケース解析手法

山口 哲哉,  

[発表日]2000/9/14
[資料番号]VLD2000-54,SDM2000-127
パラメトリックBSGによるレイアウトデザインの再利用

呉 中林,  坂主 圭史,  梶谷 洋司,  

[発表日]2000/9/14
[資料番号]VLD2000-55,SDM2000-128
境界線法を応用したコード表現による遺伝的フロアプラン手法

高橋 仁,  金杉 昭徳,  大嶋 健司,  

[発表日]2000/9/14
[資料番号]VLD2000-56,SDM2000-129
[OTHERS]

,  

[発表日]2000/9/14
[資料番号]