基礎・境界/NOLTA-VLSI設計技術(開催日:1996/10/18)

タイトル/著者/発表日/資料番号
表紙

,  

[発表日]1996/10/18
[資料番号]
目次

,  

[発表日]1996/10/18
[資料番号]
識別可能な多値レベルを考慮したニューロンMOS論理素子設計手法

池 兼次郎,  安浦 寛人,  

[発表日]1996/10/18
[資料番号]VLD96-55
パス長制約を考慮した通信処理用FPGA向け配置・概略配線同時処理手法

戸川 望,  佐藤 政生,  大附 辰夫,  

[発表日]1996/10/18
[資料番号]VLD96-56
レイアウト設計を考慮した低消費電力化テクノロジーマッピング

室伏 真佐子,  石岡 尚,  村方 正美,  

[発表日]1996/10/18
[資料番号]VLD96-57
論理合成用HDL記述への定数テーブル生成機能の組み込み

東田 基樹,  小林 直弘,  石川 淳士,  

[発表日]1996/10/18
[資料番号]VLD96-58
FPGAおよびCADツールの同時評価システム

宮崎 敏明,  筒井 章博,  石井 健司,  太田 直久,  

[発表日]1996/10/18
[資料番号]VLD96-59
解空間の縮小を用いたスケジュール手法

平川 裕介,  原嶋 勝美,  福永 邦雄,  

[発表日]1996/10/18
[資料番号]VLD96-60
プレスブルガー文真偽判定手続きを用いた算術演算回路の正しさの証明

森岡 澄夫,  柴田 直樹,  東野 輝夫,  谷口 健一,  

[発表日]1996/10/18
[資料番号]VLD96-61
in-order実行パイプラインCPUの正しさの自動証明例

島谷 肇,  森岡 澄夫,  東野 輝夫,  谷口 健一,  

[発表日]1996/10/18
[資料番号]VLD96-62
入力パタン並列故障シミュレーションの高速化手法

桃枝 孝一郎,  川崎 隆志,  大附 辰夫,  

[発表日]1996/10/18
[資料番号]VLD96-63
実数値シミュレーションに基づくテスト容易性評価モデル

伊達 博,  安浦 寛人,  

[発表日]1996/10/18
[資料番号]VLD96-64
[OTHERS]

,  

[発表日]1996/10/18
[資料番号]