基礎・境界/NOLTA-VLSI設計技術(開催日:1996/03/08)

タイトル/著者/発表日/資料番号
表紙

,  

[発表日]1996/3/8
[資料番号]
目次

,  

[発表日]1996/3/8
[資料番号]
トラック数制約下におけるWSI上ネットワーク再構成

廣田 孝洋,  金子 峰雄,  

[発表日]1996/3/8
[資料番号]VLD95-143,ICD95-243
演舞モジュール故障に対する耐故障化システム合成手法

矢口 剛,  金子 峰雄,  

[発表日]1996/3/8
[資料番号]VLD95-144,ICD95-244
積分器の非理想成分を考慮した集積化連続時間系フィルタの自動合成手法

和田 和千,  高木 茂孝,  チャーノル ジスラフ,  藤井 信生,  

[発表日]1996/3/8
[資料番号]VLD95-145,ICD95-245
ニューロンMOSトランジスタを用いた基本論理素子の設計手法

池 兼次郎,  廣瀬 啓,  安浦 寛人,  

[発表日]1996/3/8
[資料番号]VLD95-146,ICD95-246
ニューロンMOSトランジスタを用いた並列乗算器の評価

廣瀬 啓,  安浦 寛人,  

[発表日]1996/3/8
[資料番号]VLD95-147,ICD95-247
遅延・電力・面積のトレードオフがとれる乗算器モジュールジェネレータ

ハン コウ サン,  田丸 啓吉,  

[発表日]1996/3/8
[資料番号]VLD95-148,ICD95-248
電源変動を考慮した論理/回路結合型ミックスモードシミュレーション

見山 美可子,  横溝 剛一,  岩渕 真人,  木之下 正美,  

[発表日]1996/3/8
[資料番号]VLD95-149,ICD95-249
二つのしきい値を用いた遅延表現の提案

岩西 信房,  冨田 泰弘,  山口 龍一,  枝松 寿一,  

[発表日]1996/3/8
[資料番号]VLD95-150,ICD95-250
部分論理回路の縮約に基づくFPGAテクノロジーマッピング法

安冨 良樹,  渡邉 敏正,  

[発表日]1996/3/8
[資料番号]VLD95-151,ICD95-251
セル最適化によるCMOS論理回路の合成

田 嘉霖,  佐々木 将央,  金子 峰雄,  

[発表日]1996/3/8
[資料番号]VLD95-152,ICD95-252
レイアウトを考慮したファンアウト分解手法

青木 孝哲,  村方 正美,  三橋 隆,  後藤 宣之,  

[発表日]1996/3/8
[資料番号]VLD95-153,ICD95-253
CMOSマクロセル生成における階層的トランジスタ配置手法

定兼 利行,  中尾 博臣,  寺井 正幸,  

[発表日]1996/3/8
[資料番号]VLD95-154,ICD95-254
屈曲ゲートを用いたセルレイアウト最適化手法

四宮 典子,  福井 正博,  雑賀 俊二,  秋濃 俊郎,  

[発表日]1996/3/8
[資料番号]VLD95-155,ICD95-255
セル合成におけるトランジスタ配置手法

雑賀 俊二,  福井 正博,  四宮 典子,  秋濃 俊郎,  

[発表日]1996/3/8
[資料番号]VLD95-156,ICD95-256
多重格子制約を有するレイアウトを扱えるピッチマッチング手法

宮下 弘,  

[発表日]1996/3/8
[資料番号]VLD95-157,ICD95-257
トップダウン型遅延最小化配線の一手法

山本 克哉,  羽賀 崇,  築山 修治,  

[発表日]1996/3/8
[資料番号]VLD95-158,ICD95-258
[OTHERS]

,  

[発表日]1996/3/8
[資料番号]