基礎・境界/NOLTA-VLSI設計技術(開催日:1993/12/16)

タイトル/著者/発表日/資料番号
表紙

,  

[発表日]1993/12/16
[資料番号]
目次

,  

[発表日]1993/12/16
[資料番号]
Hill-Climbingを用いたパーティションニング最適化手法

澁谷 利行,  河村 薫,  

[発表日]1993/12/16
[資料番号]VLD93-74
ニューラルネットワークに基づく並列自動配線アルゴリズム

鈴来 響太郎,  花田 彰,  天野 英晴,  武藤 佳恭,  

[発表日]1993/12/16
[資料番号]VLD93-75
シミュレーティド・アニーリングを用いたテクノロジーマッピング

原嶋 勝美,  福永 邦雄,  小迫 秀夫,  

[発表日]1993/12/16
[資料番号]VLD93-76
Partial Collapsingを用いた遅延最小化の一手法

佐藤 光一,  河原林 政道,  江村 秀之,  前田 直横,  

[発表日]1993/12/16
[資料番号]VLD93-77
ビア数最小化とクロストークを陽に考慮したMCM配線手法

三好 哲也,  小出 哲士,  若林 真一,  吉田 典可,  

[発表日]1993/12/16
[資料番号]VLD93-78
並列論理シミュレーションにおけるロールバックについて

世古 忠,  菊野 亨,  

[発表日]1993/12/16
[資料番号]VLD93-79
BDDサイズを考慮した回路分割に基づく形式的論理検証手法

中岡 敏博,  若林 真一,  小出 哲士,  吉田 典可,  

[発表日]1993/12/16
[資料番号]VLD93-80
2分決定グラフの構造に着目したブーリアン・マッチング処理について

松永 裕介,  

[発表日]1993/12/16
[資料番号]VLD93-81
論理最適化アルゴリズム評価のためのテスト例題のランダム生成

日野 健介,  岩間 一雄,  

[発表日]1993/12/16
[資料番号]VLD93-82
FPGA上の同期回路に対する高速化を目的としたラッチ挿入法

宮崎 敏明,  中田 広,  筒井 章博,  山田 一久,  太田 直久,  

[発表日]1993/12/16
[資料番号]VLD93-83
EURO-DAC'93報告

今井 正治,  

[発表日]1993/12/16
[資料番号]VLD93-84
[OTHERS]

,  

[発表日]1993/12/16
[資料番号]