基礎・境界/NOLTA-信号処理(開催日：2011/10/17)

タイトル/著者/発表日/資料番号
表紙

,  

[発表日]2011/10/17
[資料番号]
目次

,  

[発表日]2011/10/17
[資料番号]
ピクセル分解能の壁を超えるマシンビジョン技術の展開 : 3Dビジョンからバイオメトリクス認証まで(プロセッサ,DSP,画像処理技術及び一般)

青木 孝文,  

[発表日]2011/10/17
[資料番号]SIP2011-62,ICD2011-65,IE2011-61
画像認識向け3次元積層アクセラレータ・アーキテクチャの検討(プロセッサ,DSP,画像処理技術及び一般)

上野 伸也,  / 井上 弘士,  村上 和彰,  

[発表日]2011/10/17
[資料番号]SIP2011-63,ICD2011-66,IE2011-62
レジスタトランスファレベルパケット転送に基づく動的再構成VLSIプロセッサアーキテクチャ(プロセッサ,DSP,画像処理技術及び一般)

藤岡 与周,  瀧沢 翔,  亀山 充隆,  

[発表日]2011/10/17
[資料番号]SIP2011-64,ICD2011-67,IE2011-63
放送基盤向けH.264/AVC映像符号化LSIとその応用(プロセッサ,DSP,画像処理技術及び一般)

新田 高庸,  池田 充郎,  岩崎 裕江,  上倉 一人,  如澤 裕尚,  

[発表日]2011/10/17
[資料番号]SIP2011-65,ICD2011-68,IE2011-64
MBAFFおよびフィールド・ピクチャ構造対応H.264フルHD60i二倍速エンコーダIP(プロセッサ,DSP,画像処理技術及び一般)

森谷 章,  松井 一,  小川 貴也,  望月 厚志,  小玉 翔,  狩野 和代,  中山 啓満,  古藤 晋一郎,  石渡 俊一,  

[発表日]2011/10/17
[資料番号]SIP2011-66,ICD2011-69,IE2011-65
残差信号アクセラレータによるH.264 CABAC復号器の高速化(プロセッサ,DSP,画像処理技術及び一般)

藤田 玄,  渡邊 賢治,  保米本 徹,  橋本 亮司,  

[発表日]2011/10/17
[資料番号]SIP2011-67,ICD2011-70,IE2011-66
遮蔽輪郭の位置推定による3次元形状復元の高精度化(プロセッサ,DSP,画像処理技術及び一般)

石川 彰夫,  三功 浩嗣,  内藤 整,  

[発表日]2011/10/17
[資料番号]SIP2011-68,ICD2011-71,IE2011-67
近赤外線反射強度を用いた材質の認識とその応用(プロセッサ,DSP,画像処理技術及び一般)

アッタミミ ムハンマド,  中村 友昭,  長井 隆行,  

[発表日]2011/10/17
[資料番号]SIP2011-69,ICD2011-72,IE2011-68
微小レベルの映像信号から静脈形状を高精度に推定するための解析手法の検討(プロセッサ,DSP,画像処理技術及び一般)

柏原 考爾,  高橋 啓介,  伊藤 桃代,  福見 稔,  

[発表日]2011/10/17
[資料番号]SIP2011-70,ICD2011-73,IE2011-69
発話に伴う特徴を用いた個人認証手法に関する検討(プロセッサ,DSP,画像処理技術及び一般)

佐用 敦,  梶川 嘉延,  棟安 実治,  

[発表日]2011/10/17
[資料番号]SIP2011-71,ICD2011-74,IE2011-70
スキャンチェイン構造に依存しないDESに対するスキャンベース攻撃手法(プロセッサ,DSP,画像処理技術及び一般)

小寺 博和,  柳澤 政生,  戸川 望,  

[発表日]2011/10/17
[資料番号]Vol. 2011-SLDM-152 No. 11
超高精度画像合成向けヘテロジニアス・メニーコア型アプリケーション・プロセッサ・アーキテクチャ(プロセッサ,DSP,画像処理技術及び一般)

松本 祐教,  

[発表日]2011/10/17
[資料番号]SIP2011-72,ICD2011-75,IE2011-71
MIMD演算器アレイ型動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのFPGAプラットフォーム(プロセッサ,DSP,画像処理技術及び一般)

武井 康浩,  ウィシディスーリヤ ハシタ ムトゥマラ,  張山 昌論,  亀山 充隆,  

[発表日]2011/10/17
[資料番号]SIP2011-73,ICD2011-76,IE2011-72
動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのためのデータ転送最小化指向メモリアロケーション(プロセッサ,DSP,画像処理技術及び一般)

大林 洋介,  ウィシディスーリヤ ハシタ ムトゥマラ,  張山 昌論,  亀山 充隆,  

[発表日]2011/10/17
[資料番号]SIP2011-74,ICD2011-77,IE2011-73
レンズアレイを使用した高速動的再構成型ビジョンチップアーキテクチャ(プロセッサ,DSP,画像処理技術及び一般)

上窪 勇貴,  渡邊 実,  川人 祥二,  

[発表日]2011/10/17
[資料番号]SIP2011-75,ICD2011-78,IE2011-74
キャッシュウェイ割り当てとコード配置の同時最適化によるメモリアクセスエネルギーの削減(プロセッサ,DSP,画像処理技術及び一般)

高田 純司,  石原 亨,  井上 弘士,  

[発表日]2011/10/17
[資料番号]SIP2011-76,ICD2011-79,IE2011-75
HDRアーキテクチャを対象とした複数電源電圧指向の低電力化高位合成手法(プロセッサ,DSP,画像処理技術及び一般)

阿部 晋矢,  柳澤 政生,  戸川 望,  

[発表日]2011/10/17
[資料番号]Vol. 2011-SLDM-152 No. 17
スーパーノード表現に基づくCDFG構造とスケジュールの同時最適化(プロセッサ,DSP,画像処理技術及び一般)

平田 章,  ウィシディスーリヤ ハシタ ムトゥマラ,  張山 昌論,  亀山 充隆,  

[発表日]2011/10/17
[資料番号]SIP2011-77,ICD2011-80,IE2011-76
12>> 1-20hit(24hit)