Engineering Sciences/NOLTA-Reliability(Date:2022/09/07)

Presentation
Efficient Learning of Spiking Neural Networks with Genetic Algorithm and its FPGA Acceleration

Taiki Watanabe(TUT),  Yukinori Sato(TUT),  

[Date]2022-09-07
[Paper #]RECONF2022-26
Simulation for a CNN implementation on a multi-FPGA system with system-C description

Shao Ningyu(Keio Univ.),  Hiroaki Suzuki(Keio Univ.),  Wataru Takahashi(NEC),  Kazutoshi Wakabayashi(Tokyo Univ.),  Hideharu Amano(Keio Univ.),  

[Date]2022-09-07
[Paper #]RECONF2022-27
[ショートペーパー]動きベクトル検出用3D画像フィルタのFPGAへの実装

Yuchen Chen(Keio Univ.),  Wei Kaijie(Keio Univ.),  Hiroaki Nishi(Keio Univ.),  Hideharu Amano(Keio Univ.),  

[Date]2022-09-07
[Paper #]RECONF2022-28
[ショートペーパー]距離に依存して圧縮を選択する転送方式 DA selective compression の提案

Yuqing Zhou(Keio Univ.),  Naoya Niwa(Keio Univ.),  Hideharu Amano(Keio Univ.),  

[Date]2022-09-07
[Paper #]RECONF2022-29
[ショートペーパー]配送問題最適化用AmoebaTopのマルチFPGA上での実装

Huang Pengyu(Keio Univ.),  Wei kaijie(Keio Univ.),  Hideharu Amano(Keio Univ.),  Masashi Aono(Amoeba Energy),  

[Date]2022-09-07
[Paper #]RECONF2022-30
[ショートペーパー]音源位置特定処理のFPGAボードへのオフロード

Hou Zhongyang(Keio Univ.),  Wei Kaijie(Keio Univ.),  Hideharu Amano(Keio Univ.),  Kazuhiro Nakadai(TIT),  

[Date]2022-09-07
[Paper #]RECONF2022-31
[ショートペーパー]音源分離処理のFPGA上での実装

Zuquan Qin(Keio Univ.),  Weu Kaijie(Keio Univ.),  Hideharu Amano(Keio Univ.),  Kazuhiro Nakadai(TIT),  

[Date]2022-09-07
[Paper #]RECONF2022-32
[Invited Talk] Domain specific accelerators optimized for next-generation embedded systems

Teppei Hirotsu(NSITEXE),  

[Date]2022-09-07
[Paper #]
在宅研究教育のための小規模多種遠隔計算環境の構築

Tomonori Izumi(Ritsumeikan Univ.),  

[Date]2022-09-08
[Paper #]RECONF2022-38
高位合成向け乱数生成ライブラリの拡充

Yuto Asaumi(Ritsumeikan Univ.),  Tomonori Izumi(Ritsumeikan Univ.),  

[Date]2022-09-08
[Paper #]RECONF2022-37
再帰的CNNによる手術画像セグメンテーションのFPGA実装

Takehiro Miura,  Koki Fujita,  Taito Manabe,  Yuichiro Shibata,  Taiichiro Kosaka,  Tomohiko Adachi,  

[Date]2022-09-08
[Paper #]RECONF2022-35
Proposal and evaluation of Combined Posit MAC unit (CPMAC) for both DNN inference and training

Yuta Masuda(Kumamoto Univ.),  Yasuhiro Nakahara(Kumamoto Univ.),  Masato Kiyama(Kumamoto Univ.),  Masahiro Iida(Kumamoto Univ.),  

[Date]2022-09-08
[Paper #]RECONF2022-34
FPGA implementation of small area sum-of-products arithmetic unit for Posit and consideration of its introduction into AI chip ReNA

Yasuhiro Nakahara(Kumamoto Univ.),  Yuta Masuda(Kumamoto Univ.),  Masato Kiyama(Kumamoto Univ.),  Masahiro Iida(Kumamoto Univ.),  

[Date]2022-09-08
[Paper #]RECONF2022-33
リアルタイム画像処理システムの定量的評価のためのFPGA SoCを用いた環境構築

Keizo Yamashita,  Taito Manabe,  Yuichiro Shibata,  

[Date]2022-09-08
[Paper #]RECONF2022-36
PYNQ-Z2を用いたハイブリッド型学生実験の実現

Takuya Kojima(UTokyo),  Kaito Kokubu(UTokyo),  Makoto Saito(UTokyo),  Yuna Tomida(UTokyo),  Shion Maeda(UTokyo),  

[Date]2022-09-08
[Paper #]RECONF2022-39
低遅延脳波処理のためのPYNQを用いた生体計測システムプロトタイプ

,  ,  ,  ,  

[Date]2022-09-08
[Paper #]RECONF2022-40
PYNQ上で動作する複数ROS2ノード自動生成ツールの開発

,  ,  ,  

[Date]2022-09-08
[Paper #]RECONF2022-41