基礎・境界/NOLTA-信頼性(開催日：2021/01/25)

タイトル/著者/発表日/資料番号
Implementation of Quantized Deep Neural Network on FPGA

潘 虹芸(産総研/東大),  ベン アメド アクラム(産総研),  池上 努(産総研),  冨永 一輝(東大),  工藤 知宏(産総研/東大),  

[発表日]2021-01-25
[資料番号]VLD2020-50,CPSY2020-33,RECONF2020-69
シストリックリングアレイ(IMAX2)を用いた高効率誤差逆伝播の実装

稲益 秀成(奈良先端大),  中島 康彦(奈良先端大),  

[発表日]2021-01-25
[資料番号]VLD2020-45,CPSY2020-28,RECONF2020-64
IMAX2: GTHの8レーン化を契機とするIMAXの倍速化

中島 康彦(奈良先端大),  

[発表日]2021-01-25
[資料番号]VLD2020-44,CPSY2020-27,RECONF2020-63
［招待講演］「京」「富岳」のシステムアーキテクチャとインターコネクト開発

安島 雄一郎(富士通),  

[発表日]2021-01-25
[資料番号]VLD2020-43,CPSY2020-26,RECONF2020-62
常微分方程式を用いたFPGAベースニューラルネットワークの評価

渡邉 寛悠(慶大),  松谷 宏紀(慶大),  

[発表日]2021-01-25
[資料番号]VLD2020-47,CPSY2020-30,RECONF2020-66
剰余SD数-剰余2進数変換アルゴリズム

佐羽 勇紀(群馬大),  田中 勇樹(群馬大),  魏 書剛(群馬大),  

[発表日]2021-01-25
[資料番号]VLD2020-51,CPSY2020-34,RECONF2020-70
高速10進計数回路の設計

柳川 宗平(群馬大),  田中 勇樹(群馬大),  魏 書剛(群馬大),  

[発表日]2021-01-25
[資料番号]VLD2020-54,CPSY2020-37,RECONF2020-73
ESSPER：高性能計算のためのスケーラブルかつ柔軟なFPGAクラスタシステムの開発

佐野 健太郎(理研),  上野 知洋(理研),  宮島 敬明(理研),  Jens Huthmann(理研),  小柴 篤史(理研),  

[発表日]2021-01-25
[資料番号]VLD2020-40,CPSY2020-23,RECONF2020-59
OD-ICAを利用した圧縮センシング脳波計測フレームワークにおけるICAアルゴリズムの比較

奥村 渡(阪大),  兼本 大輔(阪大),  毎田 修(阪大),  廣瀬 哲也(阪大),  

[発表日]2021-01-25
[資料番号]VLD2020-52,CPSY2020-35,RECONF2020-71
キャビネット内通信を考慮した低直径・配置最適な相互結合網の検討

河野 隆太(北陸先端大),  松谷 宏紀(慶大),  鯉渕 道紘(NII),  天野 英晴(慶大),  

[発表日]2021-01-25
[資料番号]VLD2020-39,CPSY2020-22,RECONF2020-58
FDTD法による音響シミュレーションのためのストリーム計算ハードウェアの設計と評価

多田 大希(北陸先端大),  上野 知洋(理研),  小柴 篤史(理研),  佐野 健太郎(理研),  河野 隆太(北陸先端大),  井口 寧(北陸先端大),  

[発表日]2021-01-25
[資料番号]VLD2020-41,CPSY2020-24,RECONF2020-60
解像度に基づくスケールが可能なCNNアクセラレータのFPGA実現に関して

佐山 功起(東工大),  神宮司 明良(東工大),  曽我 尚人(東工大),  中原 啓貴(東工大),  

[発表日]2021-01-25
[資料番号]VLD2020-49,CPSY2020-32,RECONF2020-68
圧縮センシングを用いた低消費電力脳波計測フレームワークのサンプリング間隔に関する検討

岡部 勇樹(阪大),  兼本 大輔(阪大),  望月 智弥(山梨大),  毎田 修(阪大),  廣瀬 哲也(阪大),  

[発表日]2021-01-25
[資料番号]VLD2020-53,CPSY2020-36,RECONF2020-72
学習係数付きソフトマックス関数による効率的な注意機構

廣田 海斗(東大),  大内 真一(産総研),  藤田 昌宏(東大),  

[発表日]2021-01-25
[資料番号]VLD2020-48,CPSY2020-31,RECONF2020-67
高性能計算のための高速フーリエ変換のFPGA実装と評価

宮島 敬明(理研),  上野 知洋(理研),  佐野 健太郎(理研),  

[発表日]2021-01-25
[資料番号]VLD2020-42,CPSY2020-25,RECONF2020-61
FPGA内蔵高速トランシーバーを用いたResponsive Linkの高スループット化

高橋 真彦(慶大),  山﨑 信行(慶大),  

[発表日]2021-01-25
[資料番号]VLD2020-46,CPSY2020-29,RECONF2020-65
FPGA/GPU協調によるネットワーク型不正侵入検知システムの構築

菊地 駿太(産総研/東大),  池上 努(産総研),  Akram ben Ahmed(産総研),  工藤 知宏(東大/産総研),  小林 諒平(筑波大),  藤田 典久(筑波大),  朴 泰祐(筑波大),  

[発表日]2021-01-26
[資料番号]VLD2020-59,CPSY2020-42,RECONF2020-78
FPGAを用いたデータベースクエリ処理の高速化

尾作 洋彦(電通大),  吉見 真聡(TIS),  策力 木格(電通大),  吉永 努(電通大),  

[発表日]2021-01-26
[資料番号]VLD2020-55,CPSY2020-38,RECONF2020-74
リアルタイム物体検出用FPGAアクセラレータの設計

坂 耕一郎(東芝),  古田 雅則(東芝),  小林 大祐(東芝),  

[発表日]2021-01-26
[資料番号]VLD2020-56,CPSY2020-39,RECONF2020-75
自律ロボットのための遠赤外線画像意味的領域分割とそのFPGA実装

丹羽 雄一郎(防衛装備庁),  藤井 大樹(イーソル),  

[発表日]2021-01-26
[資料番号]VLD2020-57,CPSY2020-40,RECONF2020-76
12>> 1-20hit(28hit)