基礎・境界/NOLTA-信頼性(開催日:2018/01/18)

タイトル/著者/発表日/資料番号
全2値化畳み込みニューラルネットワークとそのFPGA実装について

下田 将之(東工大),  佐藤 真平(東工大),  中原 啓貴(東工大),  

[発表日]2018-01-18
[資料番号]VLD2017-63,CPSY2017-107,RECONF2017-51
密結合FPGAクラスタのための直接網の設計と評価

田中 大智(東北大),  Antoniette Mondigo(東北大),  佐野 健太郎(東北大),  山本 悟(東北大),  

[発表日]2018-01-18
[資料番号]VLD2017-74,CPSY2017-118,RECONF2017-62
ロボット制御アルゴリズムのFPGAによる専用ハードウェア実装と評価

安孫子 愼(東北大),  長洲 航平(東北大),  佐野 健太郎(東北大),  

[発表日]2018-01-18
[資料番号]VLD2017-72,CPSY2017-116,RECONF2017-60
Erlangからの高位合成のためのメモリ分散アーキテクチャ

東 香実(関西学院大),  浜名 将輝(関西学院大),  若林 秀和(関西学院大),  石浦 菜岐佐(関西学院大),  吉田 信明(京都高度技研),  神原 弘之(京都高度技研),  

[発表日]2018-01-18
[資料番号]VLD2017-75,CPSY2017-119,RECONF2017-63
クラウド環境下での仮想ディスクワークロードの取得手法

荻原 一隆(富士通研),  

[発表日]2018-01-18
[資料番号]VLD2017-65,CPSY2017-109,RECONF2017-53
CMAを用いた画像先鋭化処理専用回路の低消費電力化

田島 加織(福岡大),  井上 晶仁(福岡大),  馬場 裕之(福岡大),  ヨウ ドウキン(福岡大),  請園 智玲(福岡大),  佐藤 寿倫(福岡大),  

[発表日]2018-01-18
[資料番号]VLD2017-68,CPSY2017-112,RECONF2017-56
SD数演算に基づく4つの法を有する剰余数系ー重み数系変換アルゴリズム

山﨑 幸平(群馬大),  田中 勇樹(群馬大),  魏 書剛(群馬大),  

[発表日]2018-01-18
[資料番号]VLD2017-69,CPSY2017-113,RECONF2017-57
マルチFPGAボードによるRecurrent Neural Networkの高速化

山内 脩吾(慶大),  武者 千嵯(慶大),  工藤 知宏(東大),  天野 英晴(慶大),  

[発表日]2018-01-18
[資料番号]VLD2017-62,CPSY2017-106,RECONF2017-50
FPGA搭載プロセッサ一体型機械語モニタ

金子 博昭(東京電機大),  金杉 昭徳(東京電機大),  

[発表日]2018-01-18
[資料番号]VLD2017-73,CPSY2017-117,RECONF2017-61
時分割多重実行型シストリックリングの実装と評価

菊谷 雄真(奈良先端大),  山野 龍佑(奈良先端大),  一倉 孝宏(奈良先端大),  中島 康彦(奈良先端大),  

[発表日]2018-01-18
[資料番号]VLD2017-67,CPSY2017-111,RECONF2017-55
Intel OpenCLを用いたディープニューラルネットワークのFPGA実現に関して

宇山 拓夢(東工大),  藤井 智也(東工大),  米川 晴義(東工大),  佐藤 真平(東工大),  中原 啓貴(東工大),  

[発表日]2018-01-18
[資料番号]VLD2017-64,CPSY2017-108,RECONF2017-52
3次元DRAM-プロセッサ積層の温度と性能

丹羽 直也(慶大),  十時 知滉(慶大),  松谷 宏紀(慶大),  鯉渕 道紘(NII),  天野 英晴(慶大),  

[発表日]2018-01-18
[資料番号]VLD2017-66,CPSY2017-110,RECONF2017-54
スタック回路を用いたノーマリオフコンピューティングの検討

坂村 賢士(岡山県立大),  有本 和民(岡山県立大),  茅野 功(岡山県立大),  横川 智教(岡山県立大),  

[発表日]2018-01-18
[資料番号]VLD2017-70,CPSY2017-114,RECONF2017-58
[フェロー記念講演]相互結合ネットワークとその計算システムに関する研究

吉永 努(電通大),  

[発表日]2018-01-18
[資料番号]VLD2017-71,CPSY2017-115,RECONF2017-59
光再構成型ゲートアレイのトータルドーズ耐性

藤森 卓巳(静岡大),  渡邊 実(静岡大),  

[発表日]2018-01-19
[資料番号]VLD2017-81,CPSY2017-125,RECONF2017-69
FPGAによるデータフロー計算機におけるハードウェア資源割当て最適化

長洲 航平(東北大),  佐野 健太郎(東北大),  

[発表日]2018-01-19
[資料番号]VLD2017-85,CPSY2017-129,RECONF2017-73
等価変換に基づくCコンパイラテストシステムにおける制御文生成の強化

岩辻 光功(関西学院大),  石浦 菜岐佐(関西学院大),  

[発表日]2018-01-19
[資料番号]VLD2017-87,CPSY2017-131,RECONF2017-75
LLVMバックエンドの最適化性能テストのミュータント生成

田中 健司(関西学院大),  石浦 菜岐佐(関西学院大),  西村 啓成(ルネサス エレクトロニクス),  福井 昭也(ルネサス エレクトロニクス),  

[発表日]2018-01-19
[資料番号]VLD2017-88,CPSY2017-132,RECONF2017-76
ネットワーク接続FPGAのためのシリアライゼーションプロトコル高性能化

岩田 拓真(慶大),  三塚 皐矢(慶大),  中村 幸平(慶大),  徳差 雄太(慶大),  松谷 宏紀(慶大),  

[発表日]2018-01-19
[資料番号]VLD2017-84,CPSY2017-128,RECONF2017-72
FPGA-NICを用いた逐次学習アルゴリズムOS-ELMの高性能化

塚田 峰登(慶大),  三塚 皐矢(慶大),  中村 幸平(慶大),  徳差 雄太(慶大),  松谷 宏紀(慶大),  

[発表日]2018-01-19
[資料番号]VLD2017-83,CPSY2017-127,RECONF2017-71
12>> 1-20hit(27hit)