エレクトロニクス-集積回路(開催日:2015/08/24)

タイトル/著者/発表日/資料番号
[招待講演]TFET(トンネルトランジスタ)のコンパクトモデル実装と超低消費電力回路応用検討

田中 千加(東芝),  外園 明(東芝),  安達 甘奈(東芝),  後藤 正和(東芝),  近藤 佳之(東芝),  杉崎 絵美子(東芝),  藤松 基彦(東芝),  原 浩幸(東芝),  宮野 信治(東芝),  櫛田 桂一(東芝),  川中 繁(東芝),  

[発表日]2015-08-24
[資料番号]SDM2015-59,ICD2015-28
[招待講演]低消費電力LSI応用へ向けた高移動度III-V/Ge CMOS技術の最近の進展と課題

入沢 寿史(産総研),  池田 圭司(産総研/東芝),  上牟田 雄一(産総研/東芝),  小田 穣(産総研/東芝),  手塚 勉(産総研/東芝),  前田 辰郎(産総研),  太田 裕之(産総研),  遠藤 和彦(産総研),  

[発表日]2015-08-24
[資料番号]SDM2015-63,ICD2015-32
非均等な時間間隔サンプリングされたデータの周波数成分ベクトルを求める演算回路

田中 優(崇城大),  梁 維焜(崇城大),  萩原 良昭(崇城大),  

[発表日]2015-08-24
[資料番号]SDM2015-62,ICD2015-31
[招待講演]負性容量による急峻スロープトランジスタ(NCFET)の設計指針

小林 正治(東大),  平本 俊郎(東大),  

[発表日]2015-08-24
[資料番号]SDM2015-60,ICD2015-29
[招待講演]フィラメント制御による28nm混載メモリ向けReRAM開発

早川 幸夫(パナソニック),  姫野 敦史(パナソニック),  安原 隆太郎(パナソニック),  藤井 覚(パナソニック),  伊藤 理(パナソニック),  川島 良男(パナソニック),  池田 雄一郎(パナソニック),  川原 昭文(パナソニック),  河合 賢(パナソニック),  魏 志強(パナソニック),  村岡 俊作(パナソニック),  島川 一彦(パナソニック),  三河 巧(パナソニック),  米田 慎一(パナソニック),  

[発表日]2015-08-24
[資料番号]SDM2015-57,ICD2015-26
[招待講演]原子スイッチを用いた不揮発性論理回路(NPL)およびROM

辻 幸秀(NEC),  白 旭(NEC),  宮村 信(NEC),  阪本 利司(NEC),  多田 宗弘(NEC),  伴野 直樹(NEC),  岡本 浩一郎(NEC),  井口 憲幸(NEC),  杉井 信之(日立),  波田 博光(NEC),  

[発表日]2015-08-24
[資料番号]SDM2015-61,ICD2015-30
半断線ビア抵抗を検出するためのスクライブライン搭載アレイTEG技術の開発

新川田 裕樹(ルネサス エレクトロニクス),  坪井 信生(ルネサス エレクトロニクス),  津田 淳史(ルネサス システムデザイン),  佐藤 伸吾(関西大),  山口 泰男(ルネサス エレクトロニクス),  

[発表日]2015-08-24
[資料番号]SDM2015-58,ICD2015-27
16nm FinFETの容量解析と性能・面積検討

岡垣 健(REL),  渋谷 宏治(REL),  森本 薫夫(REL),  塚本 康正(REL),  新居 浩二(REL),  小野沢 和徳(REL),  

[発表日]2015-08-24
[資料番号]SDM2015-64,ICD2015-33
[招待講演]high-k添加シングルp+Polyゲートを用いた超低リーク用途向け薄膜BOX-SOI CMOS

山本 芳樹(ルネサス エレクトロニクス),  槇山 秀樹(ルネサス エレクトロニクス),  山下 朋弘(ルネサス エレクトロニクス),  尾田 秀一(ルネサス エレクトロニクス),  蒲原 史朗(ルネサス エレクトロニクス),  山口 泰男(ルネサス エレクトロニクス),  杉井 信之(日立),  水谷 朋子(東大),  小林 正治(東大),  平本 俊郎(東大),  

[発表日]2015-08-25
[資料番号]SDM2015-67,ICD2015-36
線幅2nmの超微細シリコンナノワイヤトランジスタにおけるしきい値電圧および電流ばらつき

水谷 朋子(東大),  棚橋 裕麻(東大),  鈴木 龍太(東大),  更屋 拓哉(東大),  小林 正治(東大),  平本 俊郎(東大),  

[発表日]2015-08-25
[資料番号]SDM2015-68,ICD2015-37
[招待講演]45.5% Energy Reduction by applying DVFS and Multi-Level-Shift Architecture for Low-Power SoCs

田辺 聡(富士通研),  村松 篤(富士通研),  川崎 健一(富士通研),  毛利 真寿(富士通研),  石原 輝雄(富士通研),  

[発表日]2015-08-25
[資料番号]SDM2015-69,ICD2015-38
再構成可能論理回路の設計と構成素子の見積もり

嘉藤 淳紀(湘南工科大),  渡辺 重佳(湘南工科大),  二宮 洋(湘南工科大),  小林 学(湘南工科大),  三浦 康之(湘南工科大),  

[発表日]2015-08-25
[資料番号]SDM2015-66,ICD2015-35
[招待講演]低電力混載ReRAM技術

植木 誠(ルネサス エレクトロニクス),  田辺 昭(ルネサス エレクトロニクス),  砂村 潤(ルネサス エレクトロニクス),  成廣 充(ルネサス エレクトロニクス),  上嶋 和也(ルネサス エレクトロニクス),  増﨑 幸治(ルネサス エレクトロニクス),  古武 直也(ルネサス エレクトロニクス),  満生 彰(ルネサス エレクトロニクス),  武田 晃一(ルネサス エレクトロニクス),  長谷 卓(ルネサス エレクトロニクス),  林 喜宏(ルネサス エレクトロニクス),  

[発表日]2015-08-25
[資料番号]SDM2015-65,ICD2015-34
[Invited Talk] A 25Gb/s Hybrid Integrated Silicon Photonic Transceiver in 28nm CMOS and SOI

Toshihiko Mori(富士通研),  Yanfei Chen(富士通研),  Masaya Kibune(富士通研),  Asako Toda(Fujitsu Lab. America),  Akinori Hayakawa(富士通研),  Tomoyuki Akiyama(富士通研),  Shigeaki Sekiguchi(富士通研),  Hiroji Ebe(富士通研),  Nobuhiro Imaizumi(富士通研),  Tomoyuki Akahoshi(富士通研),  Suguru Aiyama(光電子融合基盤技研),  Shinsuke Tanaka(光電子融合基盤技研),  Takasi Simoyama(光電子融合基盤技研),  Ken Morito(富士通研),  Takuji Yamamoto(Fujitsu Lab. America),  

[発表日]2015-08-25
[資料番号]SDM2015-70,ICD2015-39