Electronics-Integrated Circuits and Devices(Date:2012/01/12)

Presentation
表紙

,  

[Date]2012/1/12
[Paper #]
目次

,  

[Date]2012/1/12
[Paper #]
データ保持性を利用したキャッシュのパワーゲーティング手法(低消費電力技術,集積回路とアーキテクチャの協創～ノーマリオフコンピューティングによる低消費電力化への挑戦～)

,  

[Date]2012/1/12
[Paper #]
アイドル時のキャッシュ電源遮断による性能ペナルティとその削減手法(低消費電力技術,集積回路とアーキテクチャの協創～ノーマリオフコンピューティングによる低消費電力化への挑戦～)

,  

[Date]2012/1/12
[Paper #]
Design of a High-Density and Low-Power Nonvolatile Logic Element Using MTJ Devices

Daisuke SUZUKI,  Takahiro HANYU,  

[Date]2012/1/12
[Paper #]ICD2011-135
Low Power Technologies and Scaling Law Toward Future

Koichiro ISHIBASHI,  

[Date]2012/1/12
[Paper #]ICD2011-136
Challenge of the Normally-off Computing

Toru Shimizu,  

[Date]2012/1/12
[Paper #]
Issues and Prospects of Nonvolatile Memories for Realizing Normally-Off Processors : How to solve the issues "Dilemma of Nonvolatile Logics

Shinobu Fujita,  Keiko Abe,  Kumiko Nomura,  Hiroaki Yoda,  

[Date]2012/1/12
[Paper #]ICD2011-137
省電力計算機アーキテクチャとOSの資源管理(集積回路とアーキテクチャの協創～ノーマリオフコンピューティングによる低消費電力化への挑戦～)

,  

[Date]2012/1/12
[Paper #]
Challenges and Opportunities for Normally-Off Computing

Hiroshi NAKAMURA,  

[Date]2012/1/12
[Paper #]ICD2011-138
仮想リオーダ・バッファ方式におけるロード/ストア・キューの単純化(プロセッサ・アーキテクチャ,集積回路とアーキテクチャの協創～ノーマリオフコンピューティングによる低消費電力化への挑戦～)

,  

[Date]2012/1/12
[Paper #]
L1データ・キャッシュ・ミスに着目した命令発行キューの動的リサイジング(プロセッサ・アーキテクチャ,集積回路とアーキテクチャの協創～ノーマリオフコンピューティングによる低消費電力化への挑戦～)

,  

[Date]2012/1/12
[Paper #]
Associativity-Variable Cache to Adaptively Expand Operating Voltage Margin

Jinwook JUNG,  Yohei NAKATA,  Shunsuke OKUMURA,  Hiroshi KAWAGUCHI,  Masahiko Yoshimoto,  

[Date]2012/1/12
[Paper #]ICD2011-139
Design Technology of stacked Type Chain PRAM

Sho KATO,  Shigeyoshi WATANABE,  

[Date]2012/1/12
[Paper #]ICD2011-140
A design approach of dependable VLSI using improved canary FF

Ken Yano,  Takahito Yoshiki,  Takanori Hayashida,  Toshinori Sato,  

[Date]2012/1/12
[Paper #]
Overview of High Performance Digital Processor Technology

Hiroo HAYASHI,  

[Date]2012/1/12
[Paper #]ICD2011-141
FPGAを用いたメニーコア・アーキテクチャSMYLErefの評価環境の構築(評価,集積回路とアーキテクチャの協創～ノーマリオフコンピューティングによる低消費電力化への挑戦～)

,  

[Date]2012/1/12
[Paper #]
Predicting the power consumption at Architectural-Level simulator

MITSUTAKA KIMURA,  MAMORU TERAUCHI,  TOSHIAKI KITAMURA,  

[Date]2012/1/12
[Paper #]
An Evaluation of An FPGA Based on Synchronous/Asynchronous Hybrid Architecture

Yoshiya KOMATSU,  Masanori HARIYAMA,  Shota ISHIHARA,  Ryoto TSUCHIYA,  Michitaka KAMEYAMA,  

[Date]2012/1/12
[Paper #]ICD2011-142
A 115mW 1Gbps QC-LDPC Decoder ASIC for WiMAX in 65nm CMOS

Xiao PENG,  Zhixiang CHEN,  Xiongxin ZHAO,  Dajiang ZHOU,  Satoshi GOTO,  

[Date]2012/1/12
[Paper #]ICD2011-143
12>> 1-20hit(25hit)