エレクトロニクス-集積回路(開催日：2001/11/30)

タイトル/著者/発表日/資料番号
表紙

,  

[発表日]2001/11/30
[資料番号]
目次

,  

[発表日]2001/11/30
[資料番号]
静的基板バイアス印加ドミノCMOS回路に基づくスーパーセルの消費電力モデル

秋濃 俊郎,  永田 真,  吉山 貴典,  

[発表日]2001/11/30
[資料番号]VLD2001-112,ICD2001-157,FTS2001-59
トランジスタ製造ばらつきにおけるチップ内特性変動を考慮した統計遅延解析手法

岡田 健一,  藤田 智弘,  小野寺 秀俊,  

[発表日]2001/11/30
[資料番号]VLD2001-113,ICD2001-158,FTS2001-60
CMOS論理回路の充放電電流および貫通電流による消費電力の解析

鹿野 裕明,  原田 知親,  榎本 忠儀,  

[発表日]2001/11/30
[資料番号]VLD2001-114,ICD2001-159,FTS2001-61
プラスティックセルアーキテクチャへの回路実装密度に関する一考察

曽我 祐紀,  杉本 成範,  泉 知論,  尾上 孝雄,  中村 行宏,  

[発表日]2001/11/30
[資料番号]VLD2001-115,ICD2001-160,FTS2001-62
Si ULSIにおける伝送線路を用いたGHzクロック分配と駆動回路の設計

対馬 朋人,  横山 佳巧,  / 益 一哉,  

[発表日]2001/11/30
[資料番号]VLD2001-116,ICD2001-161,FTS2001-63
C言語による有限ステートマシンベースのプロセッサ生成

岩田 悠貴,  田中 義久,  山崎 勝弘,  

[発表日]2001/11/30
[資料番号]VLD2001-117,ICD2001-162,FTS2001-64
命令セットプロセッサ生成における内部割り込み制御回路の自動生成方法

前田 友英,  佐藤 淳,  武内 良典,  今井 正治,  

[発表日]2001/11/30
[資料番号]VLD2001-118,ICD2001-163,FTS2001-65
コンフィギュラブル・プロセッサの遅延時間見積り手法の提案

酒田 輝昭,  木村 勉,  武内 良典,  今井 正治,  

[発表日]2001/11/30
[資料番号]VLD2001-119,ICD2001-164,FTS2001-66
遅延情報を利用した非同期式VLSI設計の一手法の提案

今井 雅,  南谷 崇,  

[発表日]2001/11/30
[資料番号]VLD2001-120,ICD2001-165,FTS2001-67
耐遅延変動クロックスケジュールの提案

松村 秀敏,  高橋 篤司,  

[発表日]2001/11/30
[資料番号]VLD2001-121,ICD2001-166,FTS2001-68
[OTHERS]

,  

[発表日]2001/11/30
[資料番号]