エレクトロニクス-集積回路(開催日:1996/05/23)

タイトル/著者/発表日/資料番号
表紙

,  

[発表日]1996/5/23
[資料番号]
目次

,  

[発表日]1996/5/23
[資料番号]
[CATALOG]

,  

[発表日]1996/5/23
[資料番号]
1Mb BiCMOS Cache SRAM 高速センス回路技術の開発

江守 昭彦,  鈴木 州彦,  行武 正剛,  大熊 禎幸,  光本 欽哉,  秋岡 隆志,  岩村 将弘,  秋山 登,  

[発表日]1996/5/23
[資料番号]ICD96-28
500MHzパイプライン動作の1Mb-CMOS-SRAM

樋口 剛,  宮保 徹,  馬渕 修次,  古賀 徹,  松宮 正人,  

[発表日]1996/5/23
[資料番号]ICD96-29
500MHz 288Kb On-chip Cache向けCMOS SRAM macro

清水 宏,  古用 和人,  藤田 雅世,  穐田 民司,  伊澤 哲夫,  勝部 雅樹,  青山 慶三,  河村 誠一郎,  

[発表日]1996/5/23
[資料番号]ICD96-30
ビット線分離型メモリ階層方式とドミノ型タグ比較器を用いた1V 100MHz 10mWオンチップキャッシュ

水野 弘之,  松崎 望,  長田 健一,  新保 利信,  大木 長斗司,  石田 浩,  石橋 孝一郎,  久礼 得男,  

[発表日]1996/5/23
[資料番号]ICD96-31
先見ビット線プルアップ方式による低電力FIFOメモリ

柴田 信太郎,  渡辺 まゆみ,  

[発表日]1996/5/23
[資料番号]ICD96-32
インピーダンス調整回路を用いた複合型電源電圧降下回路

大石 司,  小宮 祐一郎,  浜出 啓,  朝倉 幹雄,  安田 憲一,  古谷 清広,  加藤 哲男,  日高 秀人,  尾崎 英之,  

[発表日]1996/5/23
[資料番号]ICD96-33
1GビットDRAM用トレンチ・セル技術

尾崎 徹,  野口 充宏,  土生 真理子,  青木 正身,  石橋 裕,  篠 智彰,  浜本 毅司,  高島 大三郎,  新山 広美,  中杉 哲郎,  柴田 透,  加藤 善光,  西村 英二,  服部 清司,  馬越 俊幸,  佐藤 信二,  山口 寿男,  杉原 和佳,  

[発表日]1996/5/23
[資料番号]ICD96-34
階層型メモリブロックレイアウト方式と分散配置バンク構成を採用した200MHz 1GbitシンクロナスDRAMの設計技術

坂下 徳美,  新田 泰彦,  奥田 文宏,  下邨 研一,  島野 裕樹,  築出 正樹,  有本 和民,  馬場 伸治,  小守 伸史,  久間 和生,  阿部 東彦,  

[発表日]1996/5/23
[資料番号]ICD96-35
[OTHERS]

,  

[発表日]1996/5/23
[資料番号]