基礎・境界/NOLTA-VLSI設計技術(開催日：2014/11/19)

タイトル/著者/発表日/資料番号
不揮発メモリを対象とした最大ハミング距離と最小ハミング距離を制約した符号による書き込み手法のエネルギー評価(設計手法(2),デザインガイア2014-VLSI設計の新しい大地-)

古城 辰朗,  多和田 雅師,  柳澤 政生,  戸川 望,  

[発表日]2014/11/19
[資料番号]VLD2014-105,DC2014-59
不揮発メモリの書き込み削減手法のための小面積なエンコーダ/デコーダ回路構成(設計手法(2),デザインガイア2014-VLSI設計の新しい大地-)

多和田 雅師,  木村 晋二,  柳澤 政生,  戸川 望,  

[発表日]2014/11/19
[資料番号]VLD2014-106,DC2014-60
ゲートレベルパイプライン型自己同期回路最適化の検討(設計手法(2),デザインガイア2014-VLSI設計の新しい大地-)

伊東 敦,  池田 誠,  

[発表日]2014/11/19
[資料番号]VLD2014-107,DC2014-61
メモリをベースにしたマイコン周辺回路用フィールドプログラマブルデバイスのLSI実装(設計手法(2),デザインガイア2014-VLSI設計の新しい大地-)

川村 嘉郁,  岡田 尚也,  松田 吉雄,  松村 哲哉,  牧野 博之,  有本 和民,  

[発表日]2014/11/19
[資料番号]VLD2014-108,DC2014-62
FPGAにおけるオンチップ遅延測定について(フォールトトレラント,デザインガイア2014-VLSI設計の新しい大地-)

安部 賢太朗,  三宅 庸資,  梶原 誠司,  佐藤 康夫,  

[発表日]2014/11/19
[資料番号]VLD2014-109,DC2014-63
クラスタ分析を用いた教師あり学習によるLSIのバーイン不良予測の一手法(フォールトトレラント,デザインガイア2014-VLSI設計の新しい大地-)

鉄川 彰吾,  宮本 誠也,  大竹 哲史,  中村 芳行,  

[発表日]2014/11/19
[資料番号]VLD2014-110,DC2014-64
多数決スイッチ回路によるn-フォールトトレラントシステムの諸考察(フォールトトレラント,デザインガイア2014-VLSI設計の新しい大地-)

岩井 仁司,  

[発表日]2014/11/19
[資料番号]VLD2014-111,DC2014-65
時間的三重化によるソフトエラー耐性向上の解析的評価(フォールトトレラント,デザインガイア2014-VLSI設計の新しい大地-)

土井 龍太郎,  橋本 昌宜,  尾上 孝雄,  

[発表日]2014/11/19
[資料番号]VLD2014-112,DC2014-66
複写される方へ

,  

[発表日]2014/11/19
[資料番号]
Reprographic Reproduction outside Japan

,  

[発表日]2014/11/19
[資料番号]
奥付

,  

[発表日]2014/11/19
[資料番号]
裏表紙

,  

[発表日]2014/11/19
[資料番号]
<<123 41-52hit(52hit)