情報・システム-ディペンダブルコンピューティング(開催日：2008/11/10)

タイトル/著者/発表日/資料番号
内部等価点の推定によるルールベース高位検証の高精度化(高位検証,デザインガイア2008-VLSI設計の新しい大地)

吉田 浩章,  藤田 昌宏,  

[発表日]2008/11/10
[資料番号]VLD2008-78,DC2008-46
反例を利用した網羅性の高いプロパティ集合生成手法(高位検証,デザインガイア2008-VLSI設計の新しい大地)

松本 剛史,  李 蓮福,  吉田 浩章,  余宮 尚志,  藤田 昌宏,  

[発表日]2008/11/10
[資料番号]VLD2008-79,DC2008-47
テストデータ削減のための必須割当に基づくテストポイント挿入法(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地)

平本 和子,  吉川 祐樹,  市原 英行,  井上 智生,  

[発表日]2008/11/10
[資料番号]VLD2008-80,DC2008-48
伝搬支配性に着目した遅延テストのためのハイブリッドスキャン設計(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地)

怒和 友美,  吉川 祐樹,  市原 英行,  井上 智生,  

[発表日]2008/11/10
[資料番号]VLD2008-81,DC2008-49
マルチクロック・ドメイン・コアテストのための再構成可能ラッパーの一構成法(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地)

吉田 宜司,  米田 友和,  藤原 秀雄,  

[発表日]2008/11/10
[資料番号]VLD2008-82,DC2008-50
不定サイクル演算を考慮した高位合成の可変スケジューリング・バインディング(高位合成,デザインガイア2008-VLSI設計の新しい大地)

戸田 勇希,  石浦 菜岐佐,  曽根 康介,  

[発表日]2008/11/10
[資料番号]VLD2008-83,DC2008-51
レジスタ分散型アーキテクチャを対象としたフロアプラン指向高位合成のためのマルチプレクサ削減手法(高位合成,デザインガイア2008-VLSI設計の新しい大地)

遠藤 哲弥,  大智 輝,  戸川 望,  柳澤 政生,  大附 辰夫,  

[発表日]2008/11/10
[資料番号]VLD2008-84,DC2008-52
タイミング制御による性能を考慮した耐遅延変動データパス合成(高位合成,デザインガイア2008-VLSI設計の新しい大地)

井上 恵介,  金子 峰雄,  岩垣 剛,  

[発表日]2008/11/10
[資料番号]VLD2008-85,DC2008-53
スキュー最適化を前提とするデータパス合成におけるスケジュール可能解空間の拡大(高位合成,デザインガイア2008-VLSI設計の新しい大地)

小畑 貴之,  金子 峰雄,  

[発表日]2008/11/10
[資料番号]VLD2008-86,DC2008-54
Walk共用法と初期値戻り法とによるRandom Walk法の高速化、高精度化(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地)

三輪 仁,  鈴木 五郎,  

[発表日]2008/11/10
[資料番号]VLD2008-87,DC2008-55
確率過程を用いた遅延解析手法の検討(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地)

堀 和輝,  鈴木 五郎,  

[発表日]2008/11/10
[資料番号]VLD2008-88,DC2008-56
線形計画法を用いた電源ノイズ解析高速化手法の検討(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地)

胡摩窪 武,  鈴木 五郎,  

[発表日]2008/11/10
[資料番号]VLD2008-89,DC2008-57
マルチ閾値電圧トランジスタを用いた2線2相式非同期式回路のリーク電力削減手法(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地)

高田 幸永,  今井 雅,  中村 宏,  南谷 崇,  

[発表日]2008/11/10
[資料番号]VLD2008-90,DC2008-58
複写される方へ

,  

[発表日]2008/11/10
[資料番号]
Notice for Photocopying

,  

[発表日]2008/11/10
[資料番号]
奥付

,  

[発表日]2008/11/10
[資料番号]
<<12 21-36hit(36hit)